基于FLEX 10K芯片的VXI总线接口电路设计

摘要：为了研制开发VXI模块化仪器，必须首先解决VXI总线接口电路的设计。文章给出了选用ALTERA公司的可编程逻辑器件FLEX 10K，在MAXPLUSⅡ环境下设计VXI总线接口电路的方法，并详细讨论了接口中几个主要功能模块的设计和实现。

关键词：VXI总线；接口电路；FLEX 10K

中图分类号：TP336文献标识码：A文章编号：1009-3044(2008)23-1070-02

Design the VXIbus Interface Circuit with FLEX 10K

WANG Yan-ming, FENG Ji-ping

(Ordance Engineering College, Shijiazhuang 050003, China)

Abstract: VXI interface circuit is an important part of VXI module development. It is necessary to design the VXI interface circuit. In this paper, we choose FLEX 10K of the ALTERA company, and design interface circuit under the environment of MAXPLUS Ⅱ.

Key words: VXIbus; interface circuit; FLEX 10K

1 FLEX 10K器件特性与器件结构

1.1 FLEX 10K器件特性

FLEX 10K器件由 Altera 公司的 Quartus 和 MAX+PLUSⅡ开发系统支持。具有如下特性：

1）嵌入式可编程逻辑器件，提供了集成系统于单个可编程逻辑器件中的性能；

2）高密度：提供1万～25万个可用门、6 144～40 960位内部 RAM；

3）低功耗：多数器件在静态模式下电流小于0.5mA，在2.5V、3.3V或5.0V下工作；

4）高速度：时钟锁定和时钟自举选项分别用于减少时钟延时/过冲和时钟倍频；器件内建立树形分布的低失真时钟；具有快速建立时间和时钟到输出延时的外部寄存器。

5）支持多电压I/O接口，遵从PCI2.2总线标准。

6）强大的引脚功能：每个引脚都有一个独立的三态输出使能控制及漏极开路配置选项及可编程输出压摆率控制，FLEX 10KA，10KE，10KS 器件支持热插拔；

7）多种配置方式：内置JTAG边界扫描测试电路，可通过外部EPROM、智能控制器或JTAG接口实现在电路重构（ICR）；

8）多种封装形式：引脚范围为84～600，封装形式有TQFP、PQFP、BGA和PLC等。同一封装的FLEX 10K系列器件的引脚相兼容。

1.2 FLEX 10K 器件结构

FLEX 10K 器件主要包括嵌入式阵列、逻辑阵列、FastTrack互连和I/O单元等四部分。另外，FLEX 10K器件还包括六个用于驱动寄存器控制端的专用输入引脚，以确保高速低失真（小于1.5ns）控制信号的有效分布。四个全局信号可由四个专用输入引脚驱动，也可以由器件内部逻辑驱动，这为时钟分配或产生用以清除器件内部多个寄存器的异步清除信号提供了理想的方法。FLEX 10K器件系列的结构如图1所示。

2VXI总线接口电路的设计与实现

VXI（VMEbus Extensions for Instrumentation）总线是一种完全开放的、适用于各仪器生产厂家的模块化仪器背板总线规范。它具有高速数据传输、结构紧凑、配置灵活、电磁兼容性好等优点，已成为高性能测试系统集成的首选总线。VXI总线器件主要分为：寄存器基器件、消息基器件和存储器基器件。目前寄存器基器件在应用中所占比例最大(约70%)。本文介绍的寄存器基接口为C尺寸，A16/D16器件，其电路主要包括：总线缓冲驱动、寻址和译码电路、数据传输应答状态机、配置及操作寄存器组四个部分。除总线缓冲驱动外，其余部分使用一片FLEX10K芯片即可实现。

2.1 总线缓冲驱动

该部分完成对VXI背板总线中的数据线、地址线和控制线的缓冲接收或驱动，以满足VXI规范信号的要求。对于A16/D16器件，只要实现背板数据总线D00～D15的缓冲驱动。根据VXI总线规范的要求，此部分采用两片74LS245实现，用DBEN*（由数据传输应答状态机产生）来选通。

2.2 寻址和译码电路

寻址线包括地址线A01～A31、数据选通线DS0*和DS1*、长字线LWORD*。控制线包括地址选通线AS*和读/写信号线WRITE*。

本电路的设计采用MAX+PLUSⅡ的原理图设计方式。利用元件库里的现有元件进行设计,采用了两片74688和一片74138。其创建的功能模块如图2所示。

该功能模块对地址线A15～A01及地址修改线AM5～AM0进行译码。当器件被寻址时，接收地址线及地址修改线上的地址信息，并将其与本模块上硬件地址开关设置的逻辑地址LA7～LA0相比较，如果AM5～AM0上逻辑值为29H或2DH（由于是A16/D16器件），地址线A15、A14均为1，并且A13～A06上的逻辑值与模块的逻辑地址相等时，该器件被寻址选通（CADDR*为真）。接着其结果被送往下一级译码控制，通过对地址A01～A05进行译码选中模块在16位地址空间的寄存器。

2.3 数据传输应答状态机

数据传输总线是一组高速异步并行数据传输总线，是VMEbus系统信息交换的主要组成部分。数据传输总线的信号线可分为寻址线、数据线、控制线三组。

本部分设计的功能模块如图3所示。该功能模块对VXI背板总线中的控制信号进行组态，为标准数据传输周期提供时序及控制信号（产生数据传输使能信号DBEN*，总线完成数据传输所需的应答信号DTACK*等）。在进行数据传输时，系统控制者首先对模块进行寻址，并将相应的地址选通线AS*，数据选通线DS0*、DS1*以及控制数据传输方向的WRITE*信号线等设置为有效电平。当模块检测到地址匹配及各控制线有效后，驱动DTACK*为低电平，以此向总线控制者确认已经将数据放置在数据总线上（读周期） 或已经成功地接收到数据（写周期）。

2.4 配置及操作寄存器组

VXI总线标准规定寄存器基接口包括基本配置寄存器组，以及根据功能电路的需要，由用户自定义的与器件相关的操作寄存器组。基本配置寄存器由识别寄存器、器件类型寄存器、状态寄存器、控制寄存器组成。每个VXI总线器件都有一组“配置寄存器”，系统主控制器通过读取这些寄存器的内容来获取VXI总线器件的一些基本配置信息，如器件类型、型号、生产厂家、地址空间（A16、A24、A32）以及所要求的存储空间等。下面仅以器件类型寄存器为例，来说明它和总线的连接。如图4所示。

器件类型寄存器为16位只读寄存器，由信号DTREGR*控制。采用静态配置的方法，即在FLEX 10K内部预先将协议规定的内容锁存在16位D触发器中，当选通信号到来时将触发器中的内容输出到数据总线上。它的配置信息如表1所示：

对于仅有A16的器件，这个段占据器件型号寄存器的整个16位。

基于FLEX 10K芯片的VXI总线接口电路板，如图5所示。

3结束语

用可编程逻辑器件设计VXI模块接口电路可以节省宝贵的板上空间，上面介绍的VXI总线寄存器基接口电路的四个部分，除总线缓冲驱动外，其余功能都可以用一片FLEX 10K器件来实现，简化了接口电路的设计，缩短了模块的开发周期，另外还能在不改变硬件设计的情况下修改电路逻辑，提高了利用效率。

参考文献：

[1] 陈光禹.VXI总线测试平台技术[M].成都:电子科技大学出版社,1996.

[2] 刘宝琴.ALTERA可编程逻辑器件及其应用[M].北京:清华大学出版社,1995.

[3] 刘才斌,封吉平.基于CPLD的VXI总线接口的研制[J].微计算机信息,2004,(12):116-117.