电平转换器电路设计论文

1高压MOS管设计

扩展漏极漂移区是由轻掺杂的N阱形成，可以承受高电压。在漂移区等压线上均匀分布着电场减缓结构，可以提高其耐压值。为了提高栅漏之间的耐压漂移区上的厚场氧将场板提高。但导电沟道在薄栅氧的下面且器件的跨导与导电沟道有关，所以电场减轻结构不会影响器件的跨导，衬底和N阱之间的雪崩击穿电压和电场减缓结构的效果决定扩展漏极晶体管的额定电压。对此类器件设计需考虑以下参数：浓度和长坂长度、漂移区结深、长度等，器件耐压会随着漂移区长度的增加而逐渐上升，直到达到一定的值。外延层浓度、漂移区浓度和漂移区结深三者共同决定此值。值越大，外延层浓度应在保证源漏不穿通情况下尽量低。

2基于IP核低功耗单电源电平转换器设计

目前已经提出的电平转换器共有两类，分别是单电源转换器和双电源电平转换器，后者需要输入信号的电压供电和输出信号的电压供电两种电源电压供电。在多电压技术中电平转换器主要是为了实现低电压信号转换高电压信号。关于不同结构的电平转换器近年来也有许多研究学者对其研究，有的是以提高速度，有的是降低功耗。大多数设计采用的双电源电压，本文主要是基于IP核作为设计的主要性能指标，从而提出一种具有低耗的单电源电压的电平转换器。

传统的电平转换器设计运用的是单向电平转换器电路，显然，相对双电源转换器，在布线资源上单电源电平转换器有明显的优势，例如在一个多电压SoC上，实现模块之间信号的传输需要大量的电平转换器，一旦模块之间的接口信号所使用的双电源电压的电平转换器，一些较为珍贵的布线资源便会被占用，导致布线资源短缺，如果采用单电源电压电平转换器可有效缓解上述问题。一般影响电平转换延时性能的主要因素有副端电路中各器件的寄生电阻、中间级电路电流等，在设计时如果要获得较好的低功耗性能，对精确计算各器件尺寸及电流，一定情况下还需充分考虑器件的耐压情况。

3结语

总之，针对电平转换电路设计，大部分设计者的重点在芯片的面积和速度，最后才会关注功耗。近年来，随着电子工艺的不断发展，功耗已经成为最重要的电路设计性能指标。本文基于IP核的快速数字电平转换电路设计后的功耗较低，电平转换延迟时间小且使用方面，可广泛应用各类功率驱动芯片或电源管理芯片中，值得推广。

作者：王长亮