10Gb/s 0.18μm CMOS限幅放大器

摘要：采用SMIC 0.18μm 1P6M混合信号CMOS工艺设计了10Gb/s 限幅放大器。该放大器采用了带有级间反馈的三阶有源负反馈放大电路。在不使用无源电感的情况下，得到了足够的带宽以及频率响应平坦度。后仿真结果表明，该电路能够工作在10Gb/s速率上。小信号增益为46.25dB，-3dB带宽为9.16 GHz，最小差分输入电压摆幅为10mV。在50Ω片外负载上输出的摆幅为760mV。该电路采用1.8V电源供电，功耗为 183mW。核心面积500μm×250μm。

关键词： 0.18μm CMOS；限幅放大器，有源负反馈；级间反馈

10-Gb/s 0.18-μm CMOS Limiting Amplifier

WU Jun, WANG Zhi-gong

（Institute of RF- & OE-ICs, Southeast University, Nanjing 210096, China）

Abstract: Using SMIC 0.18-μm 1P6M mixed-signal CMOS process, a 10Gb/s limiting amplifier is realized. Without any inductors, the bandwidth of the amplifier is effectively increased while maintaining a flat frequency response by using a third-order interleaving active feedback. The post-simulation indicates that it can work at the bit-rate of 10Gb/s, and has a small-signal gain of 46.25 dB, a -3-dB bandwidth of 9.16 GHz, and an input sensitivity of 10mV@10Gb/s. It can achieve a output swing of 760 mV when loaded by 50Ω external resistors. The circuit consumes a DC power of 183 mW from a 1.8V supply voltage. The active area is 500μm×250μm.

key words:0.18μm CMOS；limiting amplifier；active feedback；interleaving feedback

1引言

光接收机通常包含光电二极管（PD）、跨阻放大器（TIA）、主放大器（MA）、时钟恢复与数据判决电路（CDR）等几个模块。主放大器的作用是把由TIA产生的小的电压信号放大到CDR能够可靠工作所需要的幅度。通常，高速率光纤通信系统前端放大电路由SiGe、GaAs和InP等工艺制作，它们成本高，集成度低。而CMOS工艺在集成度方面有着较大的优势。但通常只能提供低的电流效率、低的驱动能力和低的截止频率（fT），因而需要采用一些电路技术来弥补这些缺陷。限幅放大器常用的扩展带宽的方法有电感并联峰化、Cherry-Hooper放大器[1]、负密勒电容[3]、按比例缩小尺寸[2]和有源负反馈[3]等。本次设计采用了三阶有源负反馈放大器级联并加入级间反馈抑制过冲的方法[4]。在不使用电感的情况下，实现了46 dB增益和10 GHz带宽的限幅放大器。

2电路设计

本次设计的限幅放大器的整体框图如图1。

整个放大器包括直流偏移消除电路、主放大器、输出缓冲以及低通滤波器。整个系统采用差分结构，以减低电源噪声的影响。

本次设计采用多级放大器级联扩展总的增益带宽积的方法得到所需的增益和带宽。采用的基本放大单元为三阶放大器。传统三阶放大器的系统响应中具有三个极点，因而闭环后会产生严重的稳定性问题，使得闭环响应中产生很大的过冲。因此，通过加入级间反馈，使得系统频率响应中的过冲大大减小的同时，仍然保持较大的带宽和增益[4]。

主放大器的结构框图如图2。

图中12个差分放大器为主放大器，上半部分的2个差分放大器为级间反馈放大器，下半部分的4个差分放大器为有源负反馈放大器。在第四级没有采用级间反馈，因为信号经过前三级放大以后，足以使第四级放大器进入大信号工作区，在第四级保留部分过冲既可以加快其转换速度，又不会在时域响应中产生振荡。前两级的电路原理图如图3。

阻性负载，C为总负载电容，并假设每一级放大单元都具有相同的阻性和容性负载（因为反馈单元的尺寸远小于主益，R和C与主放大单元相同。则图3中系统的传输函数为：

式中右侧的两个因式为对H（s）的分母进行因式分解而得到的两个传输函数，分别记为HA（s）、HB（s）。可以看到，HA（s）反馈系数为2.62Af（s），其频响中含有较大过冲；HB （s） 的反馈系数为0.38Af（s），其频响可能呈现过阻尼特性，它可以均衡HA（s）引起的过冲，得到平坦的响应特性，这就是级间反馈的基本思想。

使用HSPICE对其进行电路级仿真，并选择合适的MOS管与电阻参数，得到的系统幅频特性曲线如图4。

如图可见，HA（s）在高频段（8~12GHz）有较高的增益，而低频段（2~8GHz）增益较小；而HB（s）在低频段（2~8GHz之间）有较高增益，高频段（8~12GHz）增益较低。通过两级的串联调谐，使得整个系统在很宽的频带内具有稳定的增益。

3版图设计

本次设计采用SMIC 0.18μm 1P6M CMOS工艺，使用Virtuoso版图设计工具进行设计。芯片版图如图5所示，核心面积为500μm×250μm。

版图采用对称设计，信号从芯片左侧焊盘输入，右侧焊盘输出。上下焊盘接电源和外接滤波电容。

4后仿真结果

使用Spectre进行后仿真，AC仿真结果表明系统的小信号增益为46.25dB，-3dB带宽为9.16GHz。在1.8V电源下功耗为183mW。输入10Gb/s峰峰值为10mV的差分信号进行瞬态仿真，输出眼图如图6所示。

可见，在此信号作用下，输出信号能够限幅,且几乎不存在码间干扰，差分输出摆幅接近800mV。

5结论

采用SMIC 0.18μm 1P6M CMOS工艺设计了10Gb/s 限幅放大器。主体采用4级级联的三阶有源负反馈放大器，并加入级间反馈抑制过冲。后仿真结果表明，该电路能够工作在10Gb/s速率下，小信号带宽9.16GHz，增益46.25dB。在输入10mV差分信号时，输出信号眼图良好，输出摆幅为760mV。

参考文献

[1] Chris D. Holdenried, James W. Haslett and Michael W. Lynch, Analysis and Design of HBT Cherry-Hooper Amplifiers with Emitter-Follower Solid-State Circuits, vol. 39, NO. 11, pp. 1959-1967, Nov. 2004

[2] Eduard Sackinger, Wilhelm C. Fischer, A 3-GHz 32-dB CMOS Limiting Amplifier for SONET OC-48 Receivers[J], IEEE J. Solid-State Circuits, vol. 35, NO. 12, pp. 1884-1888, Dec. 2000.

[3] S. Galal and B. Razavi, “10-Gb/s limiting amplifier and laser/modulator driver in 0.18 μm CMOS technology,” IEEE J. Solid-State Circuits vol. 38, no. 12, pp. 21382146, Dec. 2003.

[4]Huei-Yan Huang, Jun-Chau Chien and Liang-Huang Lu, A 10Gb/s Inductorless CMOS Limiting Amplifier with Third-Order Interleaving Active Feedback[J], IEEE J. Solid-State Circuits, vol. 42 NO. 5, pp. 1111-1120, May. 2007

作者简介

吴军，硕士研究生，研究方向为光通信集成电路设计；

王志功，教授，博士生导师，主要研究领域是射频与光电集成电路。

本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文