基于Max+PlusⅡ的PCM30/32路系统仿真

摘 要：PCM是将模拟信号变换成数字信号的常用方法。为了研究PCM30/32路系统的发端时序与帧结构，采用Max+PlusⅡ设计出了该系统的电路图，并在Max+PlusⅡ中对该电路进行了仿真。仿真结果表明，PCM30/32路系统共包含32路信息，其中包含30路话音信号和两路同步信息，每一路信息可以由D1~D8八位PCM编码表示。该软件使用简单，操作灵活，支持的器件多，设计输入方法灵活。

关键词：PCM； Max+PlusⅡ； 帧结构； 时序

中图分类号：TN911-34文献标识码：A

文章编号：1004-373X(2011)01-0167-03

Simulation of PCM30/32 System Based on Max+Plus Ⅱ

LIU Xiao-qun

(Department of Physics and Information Technology, Baoji University of Science and Arts, Baoji 721016, China)

Abstract： PCM is a method of changing Analog Signal to digital signal in common use. To studythe sequence and frame structure of PCM transmitting end, the circuit of CM30/32 system isdesigned and simulated by using Max+Plus Ⅱ. The simulation indicate that PCM30/32 system contains 32 roads information (30 roads voice signal and two synchronous signal), each road information can be expressed by D1~D8 eight PCM codes. The software is easy and nimble to use. It can support more parts, and its input method is nimble.

Keywords： PCM; Max+Plus Ⅱ; frame structure; sequence

在通信技术中为了获取最大的经济效益，就必须充分利用信道的传输能力，扩大通信容量。因此，采取多路化制式是极为重要的通信手段。最常用的多路复用体制是频分多路复用(FDM）通信系统和时分多路复用(TDM) 通信系统［1］。频分多路技术是利用不同频率的正弦载波对基带信号进行调制，把各路基带信号频谱搬移到不同的频段上，在同一信道上传输。而时分多路系统中则是利用不同时序的脉冲对基带信号进行抽样，把抽样后的脉冲信号按时序排列起来，在同一信道中传输。频分多路复用主要用于模拟通信系统，时分多路复用常用于数字通信。码分复用(CDMA）用于移动通信。

1 EDA技术

EDA(电子线路设计自动化)是以计算机为工作平台、以硬件描述语言(VHDL)为设计语言、以可编程器件(CPLD／FPGA)为实验载体、以ASIC／SOC芯片为目标器件，进行必要的元件建模和系统仿真的电子产品自动化设计过程。EDA是电子设计领域的一场革命,它源于计算机辅助设计,计算机辅助制造、计算机辅助测试和计算机辅助工程［2］。利用EDA工具,电子设计师从概念,算法、协议开始设计电子系统,从电路设计,性能分析直到IC版图或PCB版图生成的全过程均可在计算机上自动完成。EDA代表了当今电子设计技术的最新发展方向,其基本特征是设计人员以计算机为工具,按照自顶向下的设计方法,对整个系统进行方案设计和功能划分,由硬件描述语言完成系统行为级设计,利用先进的开发工具自动完成逻辑编译、化简、分割、综合、优化、布局布线、仿真及特定目标芯片的适配编译和编程下载,这被称为数字逻辑电路的高层次设计方法。EDA技术的主要特征作为现代电子系统设计的主导技术,EDA具有以下几个明显特征［3-4］:

(1) 用软件设计的方法来设计硬件;

(2) 基于芯片的设计方法;

(3) 自动化程度高;

(4) 自动进行产品直面设计。

2 PCM发端时序与帧结构

对于语音信号，CCITT规定，PCM的抽样率为8 kHz，即在1 s内信息可分成8K个帧。每帧的周期为125 μs，在每个帧周期内，安插有32路时隙，分别用TS0～TS31表示，其中TS0作为帧同步时隙，用来传送帧同步码组和帧失步对告码，TS16用来传送复帧同步信号，复帧失步对告及各路信道信号，另外30路时隙用来传送30路话音信号，每个时隙可以插入8位二进制信息码(即每时隙含8 b信息码，由PCM编码器完成）。另外，每16帧构成1个复帧，即1个复帧中有16个子帧(编号为F0,F1,…,F15） ，其中F0,F2,…,F14为偶帧，F1,F3,…,F15为奇帧，以上的帧构成PCM30/32路基群系统。PCM的帧结构如图1所示［5-6］。

图1 PCM30/32路基群系统的帧结构

根据以上帧结构PCM30/32系统的码速率为：

Fs＝8K× 32×8＝2.048 Mb/s

以上帧结构的同步码及信令比特如下：

(1) 偶帧(F0,F2,…,F14)的TS0用于传送帧同步码，码型为0011011。

(2) 奇帧(F1,F3,…,F15)的TS0中的1 b用于传送帧失步码。当帧同步时，A1＝1，失步时A1＝0，其他比特为国内通信用。

(3) 每一子帧TS0的第一比特用于CRC校验，不用时固定发“1”。

(4) TS1~TS15及TS17~TS31共30个时隙用于传送第1路至第30路信息信号。

(5) TS16 用于传送复帧同步信号、复帧失步信号及各路信道(挂机、占线等)信号。

由PCM的帧结构可知，PCM基群的时序是时钟及帧时序发生器控制的，其原理框图如图2所示。图中的PCM编码由单片PCM编码器完成，码型变换器即NRZ码-HDB3码变换器。将变换后的双极性信码送到数字调制器或多路基群复接器，复接成高次群后送到数字调制设备或光通信设备。

图2 PCM30/32基群系统原理框图

3 仿真结果

打开PC机界面Max+PlusⅡ软件，输入图3所示的电路图［7-8］;选菜单File\\Project\\Set Project to Current File，然后选菜单Max+plusⅡ\\complier编辑当前图形文件;仿真电路，记录电路仿真波形(仿真参数为grid size=2.4 μs;End time=100 ms)。仿真结果如┩4，图5所示。

图3 PCM30/32基群系统电路图

图4 PCM30/32路系统的发送端时序与帧结构仿真结果1

图5 PCM30/32路系统的发送端时序与帧结构仿真结果2

由图4，图5可以看出，该仿真结果包含F0,F1,F2三帧信息，每帧包含ch1~ch30共30路信息，每一路信息可以由D1~D8八位PCM编码表示。

4 结 论

本文利用Max+PlusⅡ软件对PCM30/32路系统的发送端时序与帧结构进行了仿真，由仿真结果可以清楚地发现该系统发端时序的规律，该软件使用简单，操作灵活，支持的器件多，设计输入方法灵活多变［9-10］。

参 考 文 献

［1］李建东，郭梯云，邬国扬.移动通信［M］ .西安:西安电子科技大学出版社,2007.

［2］王锁萍.龚建荣.电子设计教程

［3］徐志军.大规模可编程逻辑器件及其应用［M］.成都：电子科技大学出版社,2000.

［4］曾繁泰,李冰,李晓林.EDA工程概论［M］.北京:清华大学出版社,2002.

［5］樊昌信，曹丽娜.通信原理［M］.北京：国防工业出版社，2007.

［6］张宝富，光，田华.现代通信技术与网络应用［M］.西安:西安电子科技大学出版社,2005.

［7］刘昌华.数字逻辑EDA设计与实践［M］.北京：国防工业出版社，2006.

［8］潘松，黄继业.EDA技术实用教程

［9］杨旭,李杰，苗红宇.现代EDA实验室建设及其发展趋势

［10］侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计

注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文