MIPS321004K续写HIPS高性能IP

MIPS科技首款嵌入式多线程和多处理器可授权IP核MIPS321004K一致处理系统(cPS；CoherentProcessingSystem)新鲜出炉。该CPS克服了一直以来因存储限制和访问延迟导致的嵌入式系统的性能限制，可为多处理器系统配置多达4个单线程或多线程处理器，以及先进的一致性系统，可提供极佳性能效率和可配置性。MIPS科技处理器业务部市场副总裁JackBrowne指出，自2007年MIPS首次推出高性能多核产品MIPS3274K内核后，此次推出的多线程多处理器产品将继续为MIPS高性能IP核的发展积累动力。

MIPS321004KCPS具有四大亮点。其一是采用多线程扩展其性能，优于传统的多处理器方案。它具有多达4个多线程CPU内核，每个内核有两条硬件线程；多线程对多核形成补充，利用SMP操作系统和编程模型，并且芯片成本增加很少。其二是具有硬件I／O一致性，这消除了CPU软件I／O一致性开支。其三是内核和系统级的可配置性与可扩展性满足实现极佳产品性价比的广泛需求。最后，由于这一CPS是可授权的IP核，适用于各行业，如数字家庭中的家庭网关、高清数字消费多媒体、增强型机顶盒，办公自动化中的大、中型办公打印／传真／扫描等应用。

对众多量大的嵌入式应用来说，其高性能要求催生了对一致多核系统的需求，因为这种系统可以大大减少系统资源，并能够在主流半导体工艺和时钟速度上尽量增加系统级芯片性能。1004K内核可优化共享存储器系统的CPU性能，有利于在单个产品上实现多功能和应用，这些全都可以同时和积极地运行于基于对称多处理(sMP)的操作系统。

目前1004KCPS系列有两款产品，分别是采用基整数核的一致处理系统1004Kc和采用整数核与浮点单元(FPU)的一致处理系统1004Kf。这些完整系统包括1-4个多线程“基”核、一致性管理单元、I／O单元、全局中断控制器、256位接口以及EJTAG／PDtrace模块，体现了丰富的可配置特性。一致性管理单元采用MESI协议管理一致性，以CPU一样的时钟速度运行(1：1)以实现最大性能，实现最大吞吐量的256位扩展接口(可选)的L2高速缓存控制器等，并与之前的MIPS32OCP内核的系统接口兼容。

I／O一致单元和全局中断控制器在新产品中是可选的。I／O一致单元实现连接非一致性I／O外设传输和实现操作一致，支持单位处理属性以探测Ll高速缓存、LI+L2高速缓存或非一致处理及I／O优先权。全局中断控制器支持系统级中断、处理器间中断，特定内核或VPE的路由中断，且可配置系统中断数多达256个。

以上特性与MIPS开发工具与生态系统相结合，使MIPS有两种途径可以实现更高性能，一种是采用74K内核，另一种是采用1004K内核。两种内核的应用环境对比如表1所示。

“对许多应用来说，1004K与其他多处理器解决方案相比，需要较少的处理器。与单线程多处理器相比，每个CPU中的多线程可提供显著的性能增益。许多关键的垂直应用，包括家庭网络、办公自动化等，都将从多线程的一致多处理获得极大益处。”JackBrowne如此评价。