基于NiosⅡ软核的图像采集转发装置

随着遥测遥感采集技术的迅速发展，大批量采集数据的有效传输已经成为当前无线遥测领域研究的热点问题，本设计基于 NiosⅡ软核技术，能够同时完成两路最高速度不大于240Mbps的LVDS图像数据的解码、接收，并将数据缓存到由两片16位PSRAM并联形成的缓存模块中，并且通过一路PCM信号进行转发，码率大小为1.26MHz， 测试结果表明系统工作稳定，性能可靠，具有一定的实用性。

【关键词】NiosⅡ LVDS PSRAM 转发

随着空间探测技术的发展和生活应用中数字化时代的到来，图像信号的数字化、传输和缓存技术在当今时代应用于越来越多的领域，如广播电视、可视电话、远程监控等。然而，在某些无线遥感领域，比如星载遥测和雷达图像采集等领域，图像采集的精度高、数据量大，采集器本身无法长时间的实时存储和处理这些大批量的数据，需要将数据传输至地面处理，这就需要一种高效的图像信息传输方式，同时，针对小型化、高速解码等一系列的要求，本文提出了利用SOPC系统来高速有效的完成图像采集、高速缓存及快速上传等多种任务，研发周期短，性能可靠，具有很高的实用价值。

1 总体系统设计

本设计基于模块化的设计思路，主控模块以FPGA（EP2C35C484C8N）为核心，采用NiosⅡ作为软核来控制，主要完成图像数据的缓存、编帧、发送及一些辅助功能。LVDS接口模块一组27位LVDS数字视频接口芯片MAX9217和MAX9218作为通讯芯片，接收两路高速LVDS图像信号，通过加入设定好的帧头和帧尾，缓存到PSRAM里面，最后通过差分信号传给下游的采编器。数据缓存模块使用的是2片容量大小为32Mbits的PSRAM，由于数据输入速率大于输出速率，必须保证每路缓存的容量至少为18帧数据量，才能保证整个系统不丢数。转发模块使用内部FIFO，提高了系统的集成度，增强了稳定性，很好的完成了数据的不间断下发功能。图1是整个系统的原理框图。

1.1 图像采集接收模块

基于LVDS传输速度高、抗噪性能高、电压摆幅低等优点，所以本设计采用集成LVDS的专用解串/串化芯片组MAX9217和MAX9218。测试台中MAX9217将数字图像信号串化以后发送到图像采集装置，图像采集装置通过MAX9218将LVDS数据解串以后转换为并行数据，实现高速图像数据采集、缓存和转发功能。具体接口方案如图2、3所示。

1.2 数据存储系统的分析与设计

首先分别从图像1和图像2的数据量来考虑，第一路最大数据量为连续20幅大小为320*256*16bit 的图像，约为3200Kbytes，而第二路最大数据量为连续10幅大小为320*230*8bit的图像，约为720Kbytes。那么要求单路存储介质容量至少大于3200kbytes，或者单片容量大于1600kbytes，并且存储时间不得大于130ns。其次从整体系统来考虑，NiosⅡ处理器是基于32位的操作系统，为了节约资源，不造成存储资源的浪费，同时也是为了简化处理器在图像存储过程中的执行步骤，所以优先考虑32位或者16位可扩展的存储介质。

基于以上两点原因，本系统选择了单片容量为2Mbytes*16bit的PSRAM（伪静态随机存储器）芯片RMP216MAAF。在使用过程中，采用两片PSRAM扩展的方式来进行对图像数据的接收。在图像数据通过LVDS端口解串以后，将数据送到FPGA内部。FPGA又通过逻辑控制，将相邻的两幅合并成一包32位的数据写入PSRAM当中。等一幅图像接收完成以后，会有2～3秒的空档期，FPGA利用这个间隙，将存在PSRAM当中的数据转存到SDRAM当中，这样PSRAM就可以继续接收下一幅图的数据。FPGA在转存数据的同时，还在连续不间断的进行数据的转存（即将SDRAM的图像发送到FPGA的内部FIFO当中）。在接收完第二幅图像以后大约会有一分钟的空档期，这个时间足够FPGA完成第二幅图像数据的转存以及两幅图像的转发工作。整个系统图像数据的缓存过程如上述所示所示，不停的循环进行。

1.3 数据转发接口的设计

本系统在数据接收的同时，连续不间断的向下游的采编器发送图像数据或者是填充数，发送数据的格式为PCM格式， FGPA从缓存SDRAM中读取图像数据，再通过数据编帧后存入FPGA的内部转发FIFO当中，此时接收外部的两路勤务信号YCK和YZM。系统在勤务信号的作用下，将FIFO中的数据经过PCM编码之后发出。与此同时，FPGA还在不间断的判断FIFO的半满信号，来确保数据FIFO中的数据保持半满的状态，可以满足系统连续发送数据的要求。转发电路原理框图如图4示。

2 关键技术

2.1 NiosⅡ软核的工作流程

NiosⅡ软核在系统中主要完成两大功能，一个是图像数据的转存，一个是图像数据的编帧转发。图像转存只要是指将一帧完整的图像数据从PSRAM转存到SDRAM当中，而数据编帧转发指的是将SDRAM中的数据先通过编帧，之后存到FPGA内部的发送FIFO中，最后再通过外部的勤务信号将数据发送到下游的采编器当中。具体流程如图5所示。

2.2 数据接收时序分析

高速图像数据的接收缓冲模块主要包括LVDS的数据串解和PSRAM缓存的数据写入。

在图像数据缓存时是以幅为单位进行缓存的，之前我们提到一副图像最大为20帧，即3200kbytes。由于图像数据传输速度快，同时数据量大，所以采用双片PSRAM进行数据缓存。PSRAM在数据有效时进行数据输入，每两个PCLK写入一组32位数据，同时地址在写时钟的上升沿自动加一。当一幅图像接收完成以后，接收模块向系统提出中断请求，此时系统响应中断，关闭PSRAM数据线上的连接，将PSRAM数据指向输出端口，使得系统完成数据转存，将数据导入SDRAM当中。

3 测试结果

测试时，通过地面测试装置，将转发数据读回。图像数据中的标志字包括帧头、帧尾、帧计数、行计数等，上位机通过数据中的这些特征码来判断整个数据有无误码、丢数等情况的发生，并生成最终分析报告。图6为通过软件将其还原的转发图像数据。

由图6我们可以清晰的看到，图像还原效果比较好，系统性能比较稳定，达到了设计的要求。

4 结束语

本文设计了基于NiosⅡ软核的图像采集转发系统，经过试验成功完成了飞行器在飞行时的图像的采集和转发功能，通过充分利用SOPC的优点，快速可靠的设计了满足设计要求的硬件系统。经过后期测试，整个系统运行可靠稳定，已经投入实际应用。

参考文献

[1]王玉峰.基于SOPC的图像采集处理系统设计[D].吉林：东北电力大学，2008.

[2]王刚，张潋.基于FPGA的SOPC嵌入式系统设计与典型实例[M].北京：电子工业出版社，2009.

[3]陈志星.基于NiosⅡ的视频采集系统设计[D].武汉：武汉理工大学，2010.

[4]刘军.基于嵌入式系统的运动目标跟踪视频监控系统的设计研究[D].山东：山东大学，2011.

作者简介

李春杰（1988-），女，在读研究生。主要研究方向为微纳传感与执行器件。

作者单位

中北大学 山西省太原市 030051