高斯分布误码插入的设计和实现

摘 要：提出了数字信道模拟器中一种高精度的高斯分布误码插入方法，该方法结合了改进型混和同余算法和中心极限定理，并采用FPGA＋ARM实现了数字基带信号的高斯误码插入，具有精度高、容易实现的优点。Matlab仿真结果和测试数据验证了算法的可行性。

关键词：信道模拟器;高斯分布误码;混和同余法;中心极限定理

中图分类号：TN911.4 文献标识码：B

文章编号：1004373X(2008)0100403オ

Design and Implementation of Gaussian[CD*2]distribution Error Code Insertion

ZHANG Huping,YAO Yuancheng,FENG Li

(School of Information Engineering,Southwest University of Science & Technology,Mianyang,621010,China)

オ

Abstract：This paper presents a method for designing a high accuracy Gaussian[CD*2]distribution error code insertion suitable for digital channel simulator.The proposed solution is based on the combined use of the improved mixing congruent method and the central limit theorem.The resulting architecture provides a high accuracy Gaussian[CD*2]distribution error code insertion with low complexity architecture for a digital implementation in FPGA and ARM.The performance is studied by means of Matlab simulations and test data.

Keywords：channel simulator;Gaussian[CD*2]distribution error code;mixing congruent method;central limit theorem

オ

1 引 言

数字信道模拟器中，需要对输入的数字信号插入一定的误码和延时。而插入的误码一般有随机误码和突发误码，其中信号随机误码插入一般是具有高斯分布特性误码的插入，是模拟器设计中的难点。相对于传统的软件方法，硬件实现方法具有速度快的优点。在文献\[1\]中提出了实现随机误码插入的软硬相结合的方法，结合了软件产生伪随机数长和硬件速度快的优点，但需要占用大量的存储空间。针对信道模拟器的噪声发生器设计，在文献\[2\]中将Box[CD*2]Muller算法和中心极限定理应用在FPGA中产生加性高斯白噪声。

本文将改进型混和同余法和中心极限定理应用在数字信道模拟器的高斯误码插入设计中，采用FPGA＋ARM全数字硬件架构，具有精度高、硬件实现容易、节约硬件逻辑资源的优点，可广泛应用于高速无线和有线通信信道模拟器。

2 设计原理

数字模拟器的高斯分布误码插入的性能指标为：插入具有高斯白噪声下的误比特特性，误比特率为0，1.0×10-8 ～9.9×10-3 可调，每量级上步进均为0.1，且每个信道每个方向上可独立仿真随机误比特。

数字信道中接收信号的误码特性可以用误码分布和误码率来描述。因此，对数字信道器中误码的插入，实质上是要解决误码分布的产生及误码数量的控制问题。随机误码插入的过程如图1所示。

首先，根据误码分布特性，随机数发生器产生与随机误码分布特性相一致的随机数序列，同时借鉴真实数字信道中误码数量与判决电平选取相关，模拟器误码数量的控制通过设置与误比特率和误码分布相关的阈值TH来实现。接着，比较器将阈值TH和随机数发生器产生的随机数R相比较，若R≤THг蚴涑鑫舐氡昙1，否则输出0，这样就产生了0和1误码图案数据流。显然误码图案数据流中的误码标记1的分布与误码分布一致，且其个数与误码数量一致。最后，将具有误码分布特性和数量特性误码图案数据流与模拟器输入的无误码的数据作模二和运算，完成随机误码的插入。

由上面的论述可知随机误码的插入有4个关键点：

(1) 具有误码分布特性的随机数的产生；

(2) 由误码分布特性和误比特率求取阈值；

(3) 将产生的随机数和阈值作比较获取误码图案数据流；

(4) 将误码图案数据流叠加到输入的无误码数据，完成随机误码插入。

其中产生具有误码分布特性的随机数和计算阈值是随机误码插入中的难点，下面将对这两个步骤进行分析。

2.1 具有误码分布特性的随机数的产生

受高斯白噪声的影响的传输信号其误比特的分布也服从高斯分布，所以设计中产生的随机数应具有高斯分布特性。

高斯分布的随机数可由(0，1)区间均匀分布的随机数近似得到[3]，因此这里先讨论均匀分布随机数的产生。

2.1.1 均匀分布随机数的产生

均匀分布随机数是产生其他分布随机数的基础，如高斯分布、指数分布等，因此产生独立的、均匀的且具有大周期的均匀随机数至关重要。

常用的均匀随机数的产生方法主要有线性同余法、反馈位移寄存法和组合同余法。其中线性同余法实现简单、占用存储单元少，是目前应用最广泛的方法之一，他包括同余与线性同余法，混和同余法，乘同余法和素数乘同余法。但用线性同余法产生的随机数的周期与处理器的数据位数有关，不易得到大周期的随机数，而且每个随机数仅能出现1次而不能重复。

在文献\[4\]中提出的一种生产大周期随机数的新算法――改进的混和同余法，他克服了一般生产的随机数周期小，每个随机数仅能出现1次而不能重复的缺点。这种改进的混和同余法迭代公式为：

И

其中a,x0和M是正整数，i是迭代次数，ri是(0，1)区间均匀分布的随机数。

2.1.2 高斯分布随机数的产生

用均匀分布随机数产生高斯分布随机数常用的方法有：直接抽样、变化抽样、舍选抽样和近似抽样[2]。其中，近似抽样中基于中心极限定理的方法硬件实现简单且精度适中[3,5]。

由中心极限定理可知，独立同分布且具有相同的均值Е毯头讲瞀要2(σ2≠0)的随机变量,X1，

2.1.3 仿真结果

应用式(1)，取a＝75、初值x0=51，并考虑到系统要求的最小误比特率为1.0×10-81.0×10-25，因此取M＝226－1，通过Matlab仿真得到(0，M)区间分布的随机数xi，其样本均值为3.367 5×107，方差为3.757 5×1014。而其标准均值为M/2=3.355 4×107，方差为M2/12=3.753 0×1014。

采用32路(0，226－1)区间均匀分布的随机数合成一路(0，231－1)区间的高斯分布随机数。

图2给出了Matlab仿真产生的10 000个高斯分布随机数。图3,图4分别给出了Matlab 中hist函数和normplot函数绘制的图2中随机数的直方图和正态校验图。

用Matlab中的mean函数和var函数计算出图2中10 000个随机数的样本均值和方差分别为1.073 8×109,1.296 1×1016。

从图3所示直方图可以看出，这10 000个随机数的分布与高斯分布相一致。此外，从图4中的分布情况看，基本上所有的随机数都落在虚线上，满足高斯分布。所以可以得出结论：采用32路改进型混和同余法产生的均匀分布的随机数求和合成的随机数完全符合高斯分布随机数的统计特性。

2.2 阈值的求取

根据设置的误比特率Pe和误码分布的概率密度函数(如高斯分布),可以通过式(3)求出阈值TH。

该积分函数可以通过分位数的概念来求，需要查表。因此采用该方法虽然理论上比较严谨，但是实际中求取阈值TH是比较困难的，并且求出来的阈值不一定使错误概率等于Pe，Щ岽嬖谝欢ǖ奈蟛睢N闹兄苯硬捎谜态分布的分布函数来求解，正态分布的分布函数为：

其中Иerf(x)=2π∫x0e－t2dt，在Matlab中可识别这个函数，因此可以通过仿真求得一个特定值(误比特率)所对应的x即TH值。表1给出了均值为1.073 8×109,方差为1.296 1×1016高斯分布误码率Pe和阈值TH对应典型值。И

3 误码插入的实现

图5给出了数字信道模拟器的误码插入实现框图。其中，ARM作为模拟器主控器，提供PC机配置接口、液晶显示和键盘操作、存储器接口以及ARM与FPGA间协议转换；FPGA作为信号实时处理器，实现信号的输入/输出以及随机误码的实时插入。

设计中，主控器ARM采用了ARM公司的32位ARM7TDMI处理器，FPGA采用了Xilinx公司的Spartan III系列150万门的XC3S1500 FPGA。ARM7TDMI具有高的指令吞吐量、出色的实时中断响应等优异的性能，但功耗缺很低，使用门的数量也很少。XC3S1500封装为FG456，兼容同系统的40、100万门FPGA，支持MicroBlaze32位微处理器IP和Chipscope片内逻辑分析仪，具有资源丰富、功耗低调试方便的优点。

这种方案的优点是：采用ARM作为主控器可以利用其丰富的硬件资源实现多种人机交互接口；采用FPGA作为实时信号处理器可以利用其强大的实时信号处理能力完成高速的数据流的误码实时插入，且FPGA具有无限次可编程的优点使得系统的扩展和升级变得非常容易。此外利用配置PC机通过ARM将阈值存储到存储器中，使得更新阈值库变得非常方便；同时利用FPGA产生随机数，不需要额外的存储空间或器件充分利用FPGA，节约了成本，降低了设计难度。

4 测 试

所研制的数字信道模拟器具多种信号协议接口，利用电子工业部第41研究所制造的AV5223B误码测试仪，搭建测试环境测试了数字信道模拟器的E1接口下信号的误比特率。

AV5223B误码测试仪具有E1接口，可以测试2 M、8 M和34 M数据流的误码。 所以，只需直接将数字信道模拟器E1接口和AV5223B误码仪直接连接便可测试。

测试时，通过数字信号模拟器的人机交互接口设置了不同随机误比特率值进行了测试，测试结果见表2。

5 结 语

本文提出了一种高斯误码插入方法，通过实际测试数据表明该方法能较好地模拟各种数字通信信道，用以检测数字设备的抗干扰能力。与已有的误码插入方法相比，本文方法具有以下优点：首先，通过采用改进型混和同余法和中心极限定理来产生高斯分布随机数，从而保证了误码具有足够的随机性，Matlab仿真实验表明该方法产生的高斯分布随机数完全符合高斯分布随机数的统计特性；其次，本文采用FPGA实现了多种误码图案,使得数字信道模拟器可根据需要模拟不同误码特性的数字信道；最后，通过ARM主控器提供了友好的人机交互窗口，使得误码率和传输速率可调，从而增加了系统的灵活性。

参 考 文 献

［1］成晓雄，余松煜.数字通信系统中实时误码发生器的一种设计方法[J].通信技术，1997(3)：58-63.

［2］Boutillon E,Danger J L,Gazel A.Design of High Speed AWGN Communication Channel Emulator[J].Analog Integrated Circuits and Signal Processing,2003,34(2):133-142.

［3］张传林，林立东.伪[CD*2]随机数发生器及其应用[J].数值计算与计算机应用，2002，9(3)：188-196.

［4］郭凤鸣.一种生成大周期伪随机数的新算法――改进型的混和同余法[J].中国地质大学学报，1992，17(6)：733-738.

［5］Lee D,Luk W,Villasenor J D,et al.A Hardware Gaussian Noise Generator Using the Wallace Method[J].IEEE Transactions on Very Large Integration(VLSI) Systems,2005,13( 8): 911-920.

作者简介 张 女，1980年出生，四川成都人，硕士在读。主要从事数字通信和信号处理的研究。

姚远程 男，1962年出生，四川阆中人，教授。主要从事通信系统设计与信号处理的研究。

冯 立 男，1981年出生，四川内江人，硕士在读。主要从事信息处理和数字通信的研究。

注：“本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。”

`