数字频率计范文

时间:2023-03-12 09:34:31

数字频率计

数字频率计范文第1篇

关键词:AT89C51;数字频率计;CD4020分频器;定时/计数器

中图分类号:TP368 文献标识码:A

频率计数器是测量信号频率的装置,也可以用来测量方波脉冲的脉宽。

数字频率计即DFM-Digital Frequency Meter,也称为数字频率表或电子计数器。它不仅是电子丈量和频率仪器仪表专业范畴中丈量频率与周期,丈量频率比和进行计数、测验的主要仪器,而且要比示波器测频更便利、经济的多,特别是现代电子计数器商品与组件和具有多种功用的数字式频率计,已广泛应用于计算机体系,通讯广播设备,出产过程自动化测控设备带LED、LCD数字显现的多种仪器仪表以及许多的科学范畴。可以说,伴随着数字化技能的开展,电子计算机、通讯设备、音频和视频技能进入科研、出产、军事技能和经济生活范畴,直至家庭和自己,使得电子计数器和测频手段与上述电子设备衔接为寸步不离的技能。

1 系统概述

在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此,频率的测量就显得更为重要。

2 设计要求及方案选择

2.1 设计任务和要求

设计一个简易数字频率计。主要性能指标:①波形幅度:Vm=5V;②频率范围:0Hz~500kHz;③显示位数:4位;④被测信号:正弦波、方波。

2.2 方案论证

方案一:系统采用频率/电压转换方式进行测量,将被测信号经F/V转换后,再经A/D模数转换后进行数据处理。

方案二:体系选用可编程逻辑器件(PLD或ATV2500)作为信号处理及体系操控核心,完结包含计数、门控、显示等一系列作业。

方案三:体系选用MCS-51系列单片机8032作为操控中心,门控信号内8032内部的计数器发生单位为1?s,因为单片机的计数上限较低,所以需要对高频信号进行硬件体系分频处理,8032则完结运算、操控及显示功用。

方案四:系统以单片机AT89C51为核心,由信号预处理电路、AT89C51单片机及显示电路组成。被测信号通过放大整形转换为方波脉冲信号送至89C51单片机T0计数器进行计数,T1定时器定时,然后通过软件编程转换为频率通过七段数码显示管显示被测信号的频率。

2.3 方案比较

从以上方案设计论证,方案一硬件电路复杂、灵敏度高、测量范围小、系统量化误差大、性价比低,所以方案不理想;方案二利用了PLD的可编程和大规模的特点,使电路大为简化。此路用PLD不能充分发挥其特点及优势,并且测量精度不够高,导致系统性能价格比降低,系统功能扩展受到限制,因此也没有选用此方案;方案三的系统虽然具有极为灵活的可编程性,但是在实现高频信号的测量时电路硬件比较复杂,并且需要软件编程。因此,该方案实现起来较困难,本设计没有采用;方案四基于单片机技术开发出的数字式频率计数器具有简单、方便、响应速度快、体积小等一系列优点,可以及时、准确地测量低频信号的频率。

经过以上比较,方案四能精确的满足我们设计的要求,为此本设计采取此方案。

2.4 总体方案确定

输入信号经放大、整形转换为方波脉冲信号送至AT89C51单片机的定时/计数器T0。T0计数器对其进行计数,同时内部定时/计数器T1进行定时。通过软件编程将T1设置为定时50ms(20次共1s)。当定时时间到时,T0停止计数,调用计算程序计算后,再调用显示子程序送至七段数码显示管显示被测信号的频率。

3 硬件设计

3.1 体系构成

所规划的频率计的丈量规模为0~500kHz。频率计由信号预处理电路、AT89C51芯片、数码显现电路和体系软件构成。其间信号预处理电路包括信号扩大、波形改换、波形整形和分频电路。信号预处理电路中的扩大器完成对待测信号的扩大,降低对待测信号起伏的需求;波形改换和波形整形电路将扩大的信号转变成可与单片机接口兼容的TTL信号,分频电路的运用不只使单片机测频更易于完成,并且也降低了体系的测频误差;单片机经过设置使T0对外部事件计数,T1对内部定时。这样能精确地丈量信号的频率;频率显现有些选用四个七段数码显现管,节省了所需单片机的口线和器件,简化了显现有些的编程操控。

3.2 信号预处理电路

它由三级电路构成,榜首级为由开关三极管构成的零偏置扩大器,三极管选用开关三极管,以确保扩大器具有杰出的高频效应。当输入信号为零或负电压时,三极管截止,输出高电平;当输入信号为正电压时,三极管导通,输出电压跟着输入电压的上升而降低,这使得频率计既能够丈量恣意方波信号的频率,也能够丈量正弦波信号的频率。扩大器的扩大功能降低了对待测信号起伏的需求,完成了体系能对恣意大于0.5V的正弦波和脉冲信号进行丈量。第二级选用带施密特触发器的反相器CT74LS14,它用于把扩大器生成的单相脉冲转换成与CMOS电平兼容的方波信号。第三级选用14位二进制异步计数器CD4020,第三级输出的方波加到CD4020的CLK端口,Q12端输出的信号输入到单片机,从而为丈量信号的周期供给基础。别的,为使CD4020正常作业,它的RST端有必要经过电阻接地。

参考文献

[1]刘悦婷.Multisim 10在负反馈放大电路中的仿真应用[J].甘肃科学学报,2012(04).

[2]韩成浩,袁红.基于EWB的音频功率放大电路设计[J].吉林建筑工程学院学报,2010(01).

[3]刘绍忠.对《电子线路实验》课程教学改革的思考[J].今日科苑,2010(10).

[4]梁碧勇.加强电子电工实验室管理提高实验教学质量[J].内江科技,2009(04).

数字频率计范文第2篇

简易数字频率计的有效使用,为实际测量问题的有效处理带来了重要的参考依据。在此形势影响下,合理地使用CPLD器件,可以优化简易数字频率计的设计方案,完善这种频率计的服务功能。文中通过对频率计测频原理相关内容的阐述,客观地说明了实现基于CPLD简易数字频率计设计的重要性。

【关键词】CPLD 简易数字频率计 设计方案 服务功能

在可靠的EDA技术及CPLD芯片支持下,可以设计出集成程度高、速度快的数字频率计,优化频率计各部分的组成功能。基于CPLD简易数字频率计设计目标的实现,有利于增强电路仿真的准确性,扩大数字频率计的实际应用范围。在具体的设计过程中,技术人员需要对CPLD的相关特点及简易数字频率计的设计要求进行必要地了解,确保最终得到的频率计在实际的应用中能够达到预期的效果。

1 基于CPLD的简易数字频率计各模块的设计

1.1 设计原理

结合CPLD芯片的优势,在具体的设计过程中,需要明确设计流程。简易数字频率计设计的流程包括:被测信号fm输入到CPLD芯片里完成对被测信号的测频、计数、锁存、译码,输出信号接数码管显示。通过这样的设计流程可知,CPFD芯片在简易数字频率计设计中占据着重要的地位,确保了规定时间内可以获得准确的被测信号。

1.2 CPLD模块原理

相比一般的芯片,这种芯片的集成程度高,定制过程中充分地考虑了用户的实际需求。在CPLD芯片的支持下,有利于完善简易数字频率计的测试功能,扩大测频范围。设计方案制定的过程中,合理地运用CPLD芯片,可以雅虎硬件电路的设计方案,为数字频率计构建出控制、计数、锁存、译码的功能模块,并通过合理的方式构建出性能可靠的系统,深入理解COLD模块原理,可以增强简易数字频率计设计方案的适用性,最大限度地满足设计生产活动的各种需求。

1.3 控制电路模块的有效设计

控制电路模块的有效使用,有利于增强系统的控制效果,优化数字频率计的服务功能。这种控制电路模块的主要作用包括:

(1)结合测频工作的具体要求,在较短的时间内获得计数信号CNT-EN;

(2)在计数器的计数值确定后,可以及时地获取锁存信号LOAD,增强锁存器的实际作用效果;

(3)为了满足下一个周期计数的实际需求,提供可靠的清零信号RST-CNT。

在具体的设计过程中,这三个信号的产生有着一定的顺序:首先产生的是计数信号,能够对周期为2s的信号进行计数;其次,在一定的时间内产生锁存信号,对得到的计数值进行必要地锁存;最后,在清零信号的作用下对既有的计数值进行清零,开始下一周期的计数工作。结合控制电路模块的实际最优,可知它本质上是一个控制器,工作周期为1s,输出的是时基信号CLKK[1]。

1.4 计数电路模块的有效设计

计数电路模块工作过程中主要采用的是十进制计数方式,结合CPLD芯片的优势,可以将原先的六进制计数器转变为十进制计数器,并在相关的方式作用下,将所有相同的十进制计数器连接成一个完整的计数电路模块,促使数字计数器使用中可以增强对被测信号的实际作用效果。完善计数电路的服务功能,需要设置必要的输入端:被测信号顺利进入计数器的输入端CLK、计数器清零功能的RST及计数器工作使能端ENA。在这三个输入端的共同配合下,可以对被测信号变化过程进行实时地计数,用二进制代码对十进制数进行必要地表示。

1.5 锁存电路模块的有效设计

为了增强数字频率计工作状态的稳定性,需要合理地设置锁存电路模块,避免计数器清零过程中产生闪络的问题。将一定数量的锁存器按照合理的方式进行合理地连接,构成可靠的锁存电路模块,对所有的输出数据进行及时地锁存。在具体的设计过程中,设置工作使能端LOAD、多个数据输入端DIN,并通过对计数值的分析,设置锁存器的输出端DOUT。完善锁存器符号及端口功能,可以为锁存电路模块的服务功能提供可靠地保障。

1.6 译码电路模块的有效设计

在译码电路模块的支持下,可以完善二进制代码的编码工作,结合数码管驱动器的实际作用,实时地显示出各种数字字符。在译码电路模块设计的过程中,应设置译码器,通过多个译码器的有效连接,完善译码功能。这种功能实际作用发挥的过程中,应设置多个数据输出端及输入端,促使译码电路模块使用中能够达到预期的效果。

2 基于CPLD的简易数字频率计的软件设计

利用VHDL语言及由上向下的设计思想,可以通过层出化的设计方式,实现基于CPLD简易数字频率计的设计目标。在数字频率计软件设计的过程中,核心模块包括译码、锁存、计数、控制。将VHDL视为底层元件,结合相关开发工具的优势,利用文本输入的方式完成编程工作。不同的电路模块通过文本的方式进行显示,并在编译、仿真等方式的作用下,优化所有电路模块的服务功能。促使各种器件在实际应用中能够发挥出最大的作用。在完成连接器件工作的过程中,为了使这些器件使用中能够达到预期的效果,应选择可靠的图形输入方式,形成可靠的频率计主电路图,通过实验箱对数字频率计各部分的组成功能进行必要地测试。

3 结束语

合理地运用CPLD,设计得出可靠的简易数字频率计,可以满足使用者在不同测频范围内的多样化需求,从而为数字频率计应用范围的扩大打下坚实的基础。使用这种可靠的设计方法,可以提高电路板的利用效率,优化系统的组成结构,为各种信号频率测量过程中准确性的增强提供可靠的保障。

参考文献

[1]孟晋,孙荣庆.基于CPLD的4位数字频率计的设计与实现[J].辽宁高职学报,2014(06).

[2]范启亮.一种简易数字频率计的设计与实现[J].科技风,2014(20).

[3]李振川,马晓涛.基于CPLD的数字频率计的设计实现[J].河北软件职业技术学院学报,2010(03).

作者简介

毛会琼(1978-),女,辽宁省法库市人。硕士学位。现为中国矿业大学信息与电气工程学院实验师。从事于检测与转换技术、电工技术、电路实验等方面的教学与科研工作。

王军(1981-),男,山东省曲阜市人。博士学位。现为中国矿业大学信息与电气工程学院高级实验师。研究方向为创新教育、仿生机器人与生物特征识别。

作者单位

数字频率计范文第3篇

关键词:数字电子技术 频率计 测量 AT89C2051

中图分类号:TN095 文献标识码:A 文章编号:1672-3791(2012)02(a)-0010-01

1 数字频率计概述

数字频率计是一种专门对被测信号频率进行测量的电子测量仪器。工作原理是:当被测信号在特定时间段T内的周期个数为N时,则被测信号的频率f=N/T。以前,主要是扩展测量范围,提高测量精度、稳定度等方面。现在这些技术日臻完善成熟,应用现代技术可以轻松地将数字频率计的测频上限扩展到微波频段。

随着科学技术的发展,用户对数字频率计提出了新的要求。对于一般产品要求是使用操作方便,量程宽,可靠性高,价格低。而对于中高档产品,则要求有高分辨率,高精度,高稳定度,高测量速率;除通常的数字频率计所具有的功能外,还要有数据处理功能,统计分析功能,时域分析功能等等,或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现,但要真正完美的实现这些目标,对于生产厂家来说,还有许多工作要做,而不是表面看来似乎发展到头了。

由于微电子技术和计算机技术的发展,频率计都在不断地进步着,灵敏度不断提高,频率范围不断扩大,功能不断地增加。在测试通讯、微波器件或产品时,通常都是较复杂的信号,如含有复杂频率成分、调制的或含有未知频率分量的、频率固定的或变化的、纯净的或叠加有干扰的等等。为了能正确地测量不同类型的信号,必须了解待测信号特性和各种频率测量仪器的性能。微波计数器一般使用类型频谱分析仪的分频或混频电路,另外还包含多个时间基准、合成器、中频放大器等。虽然所有的微波计数器都是用来完成计数任务的,但制造厂家都有各自的一套复杂的计数器的设计、使得不同型号的计数器性能和价格会有所差别,比如说一些计数器可以测量脉冲参数,并提供类似于频率分析仪的屏幕显示,对这些功能具有不同功能不同规格的众多仪器,我们应该视测试需要正确地选择,以达到最经济和最佳的应用效果。

传统的频率计通常采用组合电路和时序电路等大量的硬件电路构成,产品不但体积较大,运行速度慢,而且测量低频信号时不宜直接使用。随着科技的进步,为了较好的解决这一问题人们开始运用单片机测量频率,它是一种基于时间或频率的模数转换原理,并依赖于数字电路技术发展起来的一种显示被测信号频率的数字测量仪器。

与传统的测量方式相比,运用了单片机频率计有着体积更小,运算速度更快,测量范围更宽的优点,更重要的是它能大大的降低制作成本。由于传统的频率计中有许多功能是依靠硬件来实现的,而采用单片机测量频率之后,有许多以前需要用硬件才能实现的功能现在仅仅依靠软件编程就能实现,而且不同的软件编程能够实现不同的功能,这一巨大优势无疑使得制作成本大大降低。

基于单片机的数字频率计与传统的频率计有着那么明显的优势,因此,将数字频率计的设计与实现作为研究课题。通过设计频率计系统,实现信号频率的检测功能。在检测系统的设计中,熟悉以单片机为核心的控制单元,以检测电路为依托的功能单元,以人机界面为媒介的交互单元。了解频率检测的算法及软硬件的实现方式。灵活应用电子相关学科的理论知识,联系实际电路设计的具体实现方法,达到理论与实践的统一。在此过程中,加深对信号检测和信号处理的理解和认识。这对我以后的工作和学习都是有很大帮助的。

2 电路设计与制作

2.1 硬件设计

(1)整体电路(略,有想进一步了解的读者,可联系我)。

(2)单片机AT89 C2051。

AT89C2051是由ATMEL公司推出的一种小型单片机。95年出现在中国市场。其主要特点为采用Flash存贮器技术,降低了制造成本,其软件、硬件与MCS-51完全兼容,可以很快被中国广大用户接受,其程序的电可擦写特性,使得开发与试验比较容易。

AT89C2051性能参数如下:与MCS-51产品指令系统安全兼容;2k字节可重擦写闪速存储器;1000次擦写周期;2.7V~6V的工作电压范围;全静态操作:OHz~24MHz;两级加密程序存储器;128×8字节内部RAM;15个可编程I/0口线;两个16位定时/计数器;6个中断源;可编程串行UART通道;可直接驱动LED的输出端口;内置一个模拟比较器;低功耗空闲和掉电模式。

(3)1602液晶显示屏。

LCD的优点及主要参数:对于液晶显示器来说,液晶显示器以其微功耗、体积小、显示内容丰富、超薄轻巧的诸多优点,在袖珍式仪表和低功耗应用系统中得到越来越广泛的应用。

LCD由两块玻璃板构成,厚约1mm,其间由包含有液晶材料的5μm均匀间隔隔开。因为液晶材料本身并不发光,所以在显示屏两边都设有作为光源的灯管,而在液晶显示屏背面有一块背光板(或称匀光板)和反光膜,背光板是由荧光物质组成的可以发射光线,其作用主要是提供均匀的背景光源。

LCD的优点是很明显的。由于通过控制是否透光来控制亮和暗,当色彩不变时,液晶也保持不变,这样就无须考虑刷新率的问题。对于画面稳定、无闪烁感的液晶显示器,刷新率不高但图像也很稳定。LCD显示器还通过液晶控制透光度的技术原理让底板整体发光,所以它做到了真正的完全平面。一些高档的数字LCD显示器采用了数字方式传输数据、显示图像,这样就不会产生由于显卡造成的色彩偏差或损失。完全没有辐射的优点,即使长时间观看LCD显示器屏幕也不会对眼睛造成很大伤害。体积小、能耗低也是CRT显示器无法比拟的。

2.2 软件设计

(1)主要程序段。

包括定时程序、延时子程序,用外部中断做为计数器,设定定时器定时50ms,测量在50ms内有多少个脉冲数,则可计算出脉冲周期。根据f=I/T,则可算出频率,然后通过LCD1602将频率值显示出来。

(2)软件流程图。

软件流程图略。

参考文献

[1]叶建波,余志强,EDA技术一Protel 99SE&EWB 5,0[M],北京,清华大学出版社,北京交通大学出版社,2005,3

[2]胡汉章,叶香美,数字电路分析与实践[M],北京:电子工业出版社,2009,6

[3]杨志忠,数字电子技术[M],北京:高等教育出版社,2003,12

数字频率计范文第4篇

【关键词】数字频率计;脉冲信号;控制门;译码显示;直流稳压电源;测量原理

数字频率计一种能把频率和时间等两种以上的物理量进行数字化测量的仪器。数字频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。频率计主要用于测量。数字频率计是在规定的基准时间内把测量的脉冲数记录下来,换算成频率并以数字形式显示出来。测量频率的方法有很多,按照其工作原理分为无源测量法、比较法、示波器法和计数法等。计数法实质上属于比较法,其中最常用的方法是电子计数器法。电子计数器是一种最常见、最基本的数字化测量仪器。数字计数式频率计能直接计数单位时间内被测信号的脉冲数,然后以数字形式显示频率值。这种方法测量精确度高、快速,适合不同频率、不同精确度测频的需要。电子计数器测频有两种方式:一是直接测频法,即在一定闸门时间内测量被测信号的脉冲个数;二是间接测频法,如周期测频法。电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段。它的基本功能是测量正弦信号、方波信号、尖脉冲信号以及其他周期性变化的物理量。如配以适当的传感器,可以对多种物理量进行测试,比如机械振动的频率、转速、声音的频率以及产品的计件等等。它是电子测试、自动化控制等设备中不可或缺的重要测量仪器。它应用于晶体振荡器、各种信号发生器、倍频和分频电路的输出信号的频率测量,在广播、电视、电讯、微电子技术等现代科学领域也有广泛的应用。

数字频率计的工作原理是将被测信号与标准信号一起通过一个闸门,然后用计数器对标准时间内该信号脉冲的个数进行计数,并将其结果用LED数码显示管显示出来。根据课题设计要求,设计并制作了产品。其测频范围为1Hz~99999Hz。本设计由数字电路来实现,既降低了成本,又简化了原理结构。其中主要电路有波形整形电路,分频电路,控制电路和控制门,以及计数、译码、显示电路。

本数字频率计电源采用直流稳压电源得到稳定的5V电源,利用分频器获得1s的标准时间,同时利用A/D转换电路对信号进行转换,输出脉冲信号并将它们送入控制门,然后通过计数器计算这一段时间间隔内的脉冲个数,将其换算后再显示出来。然后,在下一个信号到来时,利用555完成计数器的清零工作,再继续上述操作。具体由数字电路来实现,包括波形整形电路;分频电路;控制电路和控制门;计数、译码、显示电路四部分组成。使用了NE555、LM358、74LS00、74LS48、74LS90等集成块。其系统框图如图所示。

电路分析:在555振荡器输出的波形经分频电路逐级分频后,可获得各种时间基准,通过时间基准选择开关,将所选用的时间基准信号作为控制电路的触发信号。控制电路的输出为具有固定宽度(T)的方波脉冲,宽度称为闸门时间,对应得脉冲称为闸门信号。闸门信号控制主控门的一个输入端,该信号经波形整形电路送到控制门,当闸门信号到来后,控制门开启,被测信号脉冲和闸门信号通过控制门,控制门再将输出的脉冲信号送到计数器计数。最后通过译码显示电路,把被测频率显示出来。

在实际电路图中,信号经整形进入控制门,555振荡器输出的波形经分频电路逐级分频后产生的秒信号,也送入控制门中。控制门74LS00将输出的脉冲信号再送入计数器计数。由于频率计的测量范围是1Hz~99999Hz,因此计数器按十进制计数。设计中采用了74LS90计数器。显示译码器采用与共阴数码管匹配的74LS48,74LS48是一个7段码数码管的驱动芯片,通过它解码,数码管可以直接把数字显示出来,以显示5位数字,满足所测频率范围为1Hz~99999Hz的设计要求。

分频器的作用是为了获得1s的标准时间。电路首先对1MHz信号进行1000000分频得到周期为1s的脉冲信号。然后再进行二分频得到占空比为50%脉冲宽度为1s的方波信号,由此获得测量频率的基准时间。利用此信号去打开与关闭控制门,可以实现对1s时间内通过控制门的被测脉冲的数目进行控制。

NE555的作用是用内部的定时器来构成时基电路,巧妙地将模拟电路和数字电路结合在一起,给其他的电路提供时序脉冲。振荡电路如图所示。

为了能测量不同电平值与波形的周期信号的频率,必须对被测信号进行整形处理,使之成为能被计数器有效识别的脉冲信号。波形整形采用施密特触发器,如图所示。

控制门用于控制输入脉冲是否送计数器计数。它的一个输入端接标准秒信号,另一个输入端接被测脉冲。控制门可以用与非门来实现。

计数器的作用是对输入脉冲计数。根据设计要求量频率为99999Hz,采用5位十进制计数器。可以选用10进制集成计数器。74LS90是一种典型的集成异步计数器,可实现二-五-十进制计数器。

LED显示器选用的是共阴极数码管,驱动器,常用在各种数字电路和单片机系统的显示系统中。

设计制作的全过程是相当艰辛复杂的。首先要进行整体构思,设计出完整的框图,然后就是要根据框图设计电路。画电路,至关重要,需反复修改完善,等确定了以后,就要准备采购元器件,要根据技术指标选择,还要根据元器件与元器件之间是否匹配。接下来是画PCB板,制板,元器件的安装,这一环节也相当重要,一旦出现虚焊,漏焊等现象,说不定板子就将报废,一切须得重头再来,板子完工以后,最后就是要检测与调试,这也需反复修改。这是不可避免的。设计思路是最重要的部分之一,元器件的安装也是重要的一环。任何一环出错都会导致不成功。因此我们应该在设计前做好充分的准备,像查找资料必须充足,这样可以打下坚实的基础。制作过程是一个考验人耐心的过程,不能有丝毫的急躁。

参考文献

[1]叶建波,余志强.EDA技术——Protel 99 SE & EWB 5.0[M].北京:清华大学出版社,北京交通大学出版社,2005,3.

[2]朱兆优,林刚勇,马善农,王海涛.电子电路设计技术[M].北京:国防工业出版社,2007,3.

[3]杨志忠.数字电子技术[M].北京:高等教育出版社,2003, 12.

[4]徐新艳.数字电路[M].北京:电子工业出版社,2007,9.

[5]李亚伯,徐建仁.数字电路与系统[M].北京:电子工业出版社,1997,5.

[6]中国机械工业教育协会组编.单片机原理与应用[M].机械工业出版社,2001.

[7]郭永贞.数字电子技术[M].西安电子科技大学出版社, 2000.

[8]张齐,杜群贵.单片机应用系统设计技术[M].电子工业出版社,2007.

[9]李广弟.单片机基础[M].北京航空航天大学出版社,2001.

[10]于京.51系列单片机C程序设计与应用方案[M].中国电力出版社,2002.

[11]及力.Protel99SE原理图与PCB设计教程[M].电子工业出版社,2004.

[12]戴佳.51单片机C语言设计实例精讲[M].电子工业出版社,2006.

作者简介:

胡汉章(1957—),男,浙江宁波人,浙江工商职业技术学院副教授,研究方向:电工电子技术,电路分析,家用电器。

数字频率计范文第5篇

【关键词】数字频率计;计数器;定时器;闸门时间;显示器;校准信号;清零电路

一、问题的提出

在电子信息领域,仅仅电压、电流和电阻的测量已远远不能满足其飞速发展的要求,所谓一块万用表在手可走偏天下的时代也已一去不复返。目前信号频率、电磁辐射、有害气体等等的测量要求非常广泛。价格低廉、简单实用的检测设备是普通电子爱好者需求的目标之一。

本文利用价格低廉的集成电路CD4541、4528、4093、4026设计制作一款数字频率计,并对具体电路进行分析。

二、电路功能

频率是指在1S时间内周期信号变化的次数,单位为Hz,用f来表示,周期用T来表示,他们的关系为:

由此可见,数字频率计在1s标准时间内,测出信号变化的次数,然后再用数字形式显示出来,即完成其功能的主要部分。具体来说,数字频率计必须具备以下三个功能部件:

1.能产生1s标准时间的功能部件。

2.计数部件。

3.显示部件。

电路功能框图如图1所示。

三、电路原理

1.电路原理图

电路原理如图2所示,被测信号经“IN”输入,经整形后送到计数控制器输入端,当控制定时器跳变为高电平(TH:1s)时其波形前沿触发置零电路,使计数器瞬时置零,同时闸门打开,信号通过,允许计数,并通过LED显示计数值。当控制计时器为低电平时,闸门关闭,计数技术停止,所计数值保持不变并被稳定显示。

2.单元电路工作原理分析

1)整形电路和内置振荡

整形电路和内置振荡器单元由集成电路4093中的IC3:A和B组成,集成电路4093内部结构是4个双输入与非门电路组成。

整形:当SA置于“外接”时,IC3:A和B的输入端分别短接,电路成为反相“非门”,两个反相“非门”串联,则总相位不变。由于门电路输入输出特性,其输出只有“0”和“1”两种状态,整形效果较好。但要注意信号幅度必须足够大,一般应大于4/5电源电压,否则有可能无法计数显示。

内置振荡:当SA置于“校准”时,IC3:B、RP2、RP3、C3构成内置振荡器,调节RP2(粗调)与RP3(细调)设定为5000HZ,5V,可作为“校准信号”,其原理与门控振荡器相仿,这里不再重复。

2)闸门

闸门电路单元主要由集成电路4093中的IC3:C和D组成该电路利用了与非门任一输入端输入为“0”,其他输入端不再对输出状态起作用的特点,将IC3:C的一个输入端(4093⑨脚),另一输入端作为信号输入,是与非门变成一个受控的闸门。

受控输入端接控制定时器输出端,当控制定时器输出“0”时,闸门关闭,无输出。当控制定时器输出“1”,闸门打开,波形输出与输入相位一致,能够传递到计数器。

3)控制定时器

控制定时器单元是由集成电路4541和R1、RP1、C1组成。该电路输出一周期为2s(TH和TL各为1s)的方波波形,电路主要由R1、RP1、C1选频电路决定4541的内振荡频率,再经29分频得到上述波形,当输出Q端为“1”时闸门打开,开始计数,OUT端有波形输出,LED显示数字快速变化,Q端为“0”时,闸门关闭,计数停止,LED显示数字不再变化,保持,OUT端无输出波形。

4)置零电路

置零电路单元主要由集成电路IC2(4528)和R2、C2等组成。该电路是利用脉冲的上升沿进行触发的单稳态电路,R、C大小决定置零脉冲的宽度,置零脉冲的宽度应远小于被测信号的周期,IC2④脚是输入端,接4541输出端,当接收到“1”信号上升沿时,产生一个正窄脉冲信号,计数器置零。窄脉冲过后,计数器恢复计数状态。

5)显示电路

显示电路单元由4片4026集成电路和4只共阴极LED数码管组成。4026集成电路是十进制译码、直接驱动LED电路,4为十字分别表示千位、百位、十位、个位。①脚为输入端,上升沿有效,⑤脚为进位信号输出端,在本电路中又为高一位计数器提供计数脉冲。图2是数字频率计电路原理图。

四、结论

本电路设计结构简单,功能比较齐全,作为电子爱好者自行设计信号源时的频率显示辅助电路具有一定的实用性,在调试过程中,须将标准信号源接入,SA在“外接”位,信号源频率调节为5000HZ,然后调节定时器电路阻容网络(调节RP1),使Q端输出为T=2S,即为正电平1S,使闸门打开时间为1S,操作时为调节RP1使数码管显示5000。SA放到“校准”位时,调节RP2到中间位,再调节RP3使数码管显示5000即完成。

参考文献

[1]杨帆.数字频率计的设计与实现[J].科技广场,2011(9).

[2]武卫华.基于SoPC的嵌入式数字频率计设计与实现[J].电子测量与仪器学报,2010(2).

[3]沈亚钧.基于单片机的数字频率计设计[J].山西电子技术,2012(10).

[4]徐秀妮.基于VHDL语言的全同步数字频率计的设计与研究[C].长安大学,2011-05-25.

数字频率计范文第6篇

【关键词】单片机 数字频率计 设计

数字频率计又称为数字频率计数器是近代电子技术领域的重要测量工具之一,同时也是其他许多领域广泛应用的测量仪器,是计算机,通讯设备,音频视频等科研生产领域不可或缺的测量仪器,它是一种十进制数字显示被测信号频率的数字测量仪器。数字频率计是在规定的基准时间内把测量的脉冲数记录下来,换算成频率并以数字形式显示出来。数字频率计用于测量信号(方波,正弦波或其他周期信号)的频率,并用十进制数字显示,它具有精度高,测量速度快,读数直观,使用方便等优点。

基于单片机的数字频率计的设计,目的是设计一款数字频率计,能够测量1 Hz~20 MHz的数字频率,包括三角波、正弦波及方波的测量,支持0.5 V~20 V电压。本频率计的特点是突破普通单片机频率计喜欢选用的直接测量法,选择了高频用多周期同步法,低频用周期法来测量频率。这样可以使频率计达到更高的精度。而且本频率计通过程序来控制分频芯片自动分频,无需测量者对信号进行预估计,超出测量范围会自动警报,更加人性化。

那么单片机和数字频率计的关系呢?为了实现智能化的技术,测频实现宽领域,高精度的频率计,一种有效的方法是将单片机用于频率计的设计中去。单片机数字频率计以其可靠性高,体积小,价格低,功能全等优点,广泛的应用于各种智能仪器中,这些智能仪器校核以及测量过程的控制中,达到了自动化传统仪器中的开关和按钮被键盘所代替,测试人员在测量时只需按需要按的键,省掉了很多繁琐的人工操作,而采用lcd液晶显示器能够清楚明了的显示出测得的实验数据。单片机测量的频率精度高,速度快,在测量频率时,能够很好的解决测量精度和测量时间的矛盾。同时还具有时间显示功能,为各种生活工作提供了方便。

随着科学技术与计算机应用的不断发展,以单片机作为核心的测量控制系统层出不穷。在被测信号中,较多的是以模拟和数字开关信号。此外还经常遇到以频率为参数的测量信号。例如流量,转速晶体压力传感以及参变量-频率转换后的信号等等。对于这些以频率为参数的被测信号通常采用测频法,测频率的测量在生产和科研部门中经常使用,也是一些大型系统实时检测的重要组成部分。数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率,而且还可以测量它们的周期。经过改装,可以测量脉冲宽度,做成数字式脉宽测量仪;可以测量电容做成数字式电容测量仪;在电路中增加传感器,还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。数字式频率计基于时间或频率的A/D转换原理,并依赖于数字电路技术发展起来的一种新型的数字测量仪器。由于数字电路的飞速发展,所以,数字频率计的发展也很快。通常能对频率和时间两种以上的功能数字化测量仪器,称为数字式频率计(通用计数器或数字式技术器)。

数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器,并且与许多电参量方案、测量结果都有十分密切的关系,因此,频率的测量就显得更为重要。在数字电路中,数字频率计属于时序电路,它主要由具有记忆功能的触发器构成,计算机及各种数字仪表中,都得到了广泛的应用。在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得尤为重要。测量频率的方法有多种,其中电子计数器测量频率具有使用方便、测量迅速,以及便于实现测量过程自动等优点,是频率测量的重要手段之一。

数字频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数,此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长,得到的频率值就越准确,但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短,测的频率值刷新就越快,但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波,方波或其它周期性变化的信号。如配以适当的传感器,可以对多种物理量进行测试,比如机械振动的频率,转速,声音的频率以及产品的计件等等。因此,数字频率计是一种应用很广泛的仪器。电子系统非常广泛的应用领域内,到处可见到处理离散信息的数字电路。数字电路制造工业的进步,使得系统设计人员能在更小的空间内实现更多的功能,从而提高系统可靠性和速度。集成电路的类型很多,从大的方面可以分为模拟电路和数字集成电路2大类。数字集成电路广泛用于计算机、控制与测量系统,以及其它电子设备中。一般说来,数字系统中运行的电信号,其大小往往并不改变,但在实践分布上却有着严格的要求,这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一,已广泛地深入到各个应用领域。

为了实现智能化的技术,测频实现宽领域,高精度的频率计,一种有效的方法是将单片机用于频率计的设计中去。单片机数字频率计以其可靠性高,体积小,价格低,功能全等优点,广泛的应用于各种智能仪器中,这些智能仪器校核以及测量过程的控制中,达到了自动化传统仪器中的开关和按钮被键盘所代替,测试人员在测量时只需按需要按的键,省掉了很多繁琐的人工操作,而采用lcd液晶显示器能够清楚明了的显示出测得的实验数据,这就是其优势之处。

参考文献:

[1]黄盛霖,沈聪辉,赵晓娟,刘润杰.利用最佳分频实现高精度频率测量[J].兵工自动化.2011(09).

数字频率计范文第7篇

关键词:闸门控制电路;计数器;寄存器;动态扫描显示电路

中图分类号:TP391 文献标识码:A 文章编号:1009-3044(2014)20-4911-02

Design of Digital Frequency Meter Based on FPGA

ZHANG Cong, MENG Xiang-bin

(Department of Automatic Control Engineering, Shenyang institute of Engineering, Shenyang 110136, China)

Abstract: In this paper, by using VHDL hardware description language to design the digital frequency meter, frequency meter is mainly through the gate control circuit to produce cycle count as 1 s, reset cycle is 0.5 s, 2 s for a cycle of the signal frequency measurement. And through the counter recorded frequency values, and finally through the digital display circuit measured signal frequency value. This paper design a six bit frequency meter, 1 ~ 999999 Hz signal frequency can be measure.

Key words: Gate control circuit; Counter; Register; Dynamic scanning display circuit;

数字频率计是通信设备、计算机、音频等科研生产领域及在进行电路的设计、安装、调试过程中是不可缺少的测量仪器。

1 数字频率计总体设计方案

数字频率计系统关键在于闸门电路的合理设计,目的在于产生合理的闸门时间和清零复位时间。使之对十位计数器和寄存器电路进行控制。

通过数字频率计的顶层文件设计,分别对闸门控制器,十进制计数器,寄存器,6位扫描数码管显示电路进行例化语句编程,并通过例化语句调用对端口进行映射。使之综合出数字频率计RTL文件,并对设计器件波形仿真,进行合理化验证。

从系统顶层文件中我们可以看出,数字频率计主要由闸门控制器模块,十进制计数器模块,寄存器模块,6位扫描数码管显示电路模块。

2 闸门电路设计

2.1 通过对闸门控制电路控制信号的分析:

通过闸门控制电路要产生计数周期为1s,清零周期为0.5s,2s为一个周期的测量信号频率。

外部接入的clk信号周期为1s,通过对clk信号取反使其分频为周期2s的信号Q。然后对Q信号和clk信号的高电平进行逻辑与运算,使其产生0.5s的清零信号,取Q信号的高电平为1s的计数控制信号。

2.2 闸门电路VHDL语言主要设计

――- SIGNAL Q:STD_LOGIC;

IF CLK'EVENT AND CLK='1' THEN Q

在结构体中定义信号Q,从而实现分频功能。

IF (CLK='0' AND Q='0') THENCNT_RST

形成0.5s的复位信号。是计数器复位。

运用Quater2生成闸门电路的RTL图

3 十进制计数器设计

十进制计数器设计思路:通过6个十进制计数器一次组合生产6为十进制计数器对所测频率进行测量。个位时钟信号接被测频率信号,然后依次把低位的进位输出信号与下一级输入时钟信号端相连,从而形成6位频率计数器。运用Quater2生成十进制计数器的RTL图。

4 总体例化语句调用

通过循环例化语句对上述例化模块进行循环调用。

从而实现顶层文件设计。对6个十进制加法计数器的的例化语句调用。使其实现从0Hz~999999Hz的计数功能。

5 结论

采用自上而下的设计方法, 将数字频率计系统划分为5个子模块, 针对各个子模块分别进行设计与编程, 充分利用VHDL语言的并行处理功能, 同时考虑器件的时延对系统的影响. 设计出的系统经过QUATERⅡ的仿真验证, 最终完全实现了预定的功能, 在测量范围、测量精度、测量速度等面都比以前有较大的改善. 对于1Hz~999999Hz的频率范围的信号具有较好的测试能力。

参考文献:

[1] 包明,赵明富,郭建华.基于FPGA的高速高精度频率测量的研究[J].单片机与嵌入式系统应用,2003(2):31-33.

数字频率计范文第8篇

【关键词】Proteus软件;数字频率计;七段显示器

一、引 言

频率是工业生产和科学实验中一个非常重要的参数。许多生产过程都是在一定的频率范围内进行的,需要测量频率和控制频率。测量频率职业应用于电子、通信以及一些工业现场。

数字频率计是用数字显示被测信号频率的仪器,是计数、译码、显示以及触发器等数字器件的综合应用。它具有测量迅速、精度高、读书方便等优点。

本论文是测量方波频率的频率计,如果把机械振动频率、转动体的转动速度等先转换成电信号,同样可以用频率计测量。因此,数字频率计可以是一种应用很广泛的仪器。

图1是该数字频率计的方框图,主要由门控电路、计数器、锁存译码、显示等几部分组成。

二、方案论证

方案一:用CD4553作为十进制计数器,用74ls48(4线-7段译码器、驱动器)来驱动共阴数码管,显示部分采用四位一体的共阴数码管。用555组成的多谐振荡器产生的信号由CD4518内的一个计数器进行2分频得到1秒的闸门信号,一个计数器做加法得到3秒的闸门信号。

方案二:以D触发器为主组成的测频控制器负责测试启动,锁存计数以及计数清零。通过八个74160来做计数器,测得的实时频率就可以通过八个单个的LED进行显示。为了能实现一个八位LED的稳定显示,加入了锁存译码模块。为了更方便的进行测试不同的频率,电路中加入一个分频模块和选择模块,可以选择不同频率的信号进行检测。

按照方案一把整个电路设计完成之后,发现不能清零,效果实现的不好,所以放弃这个方案。用第二个方案能够很好地实现结果,而且思路清晰,还更进一步地进行了选择不同的频率测试,综合比较之后,选用了第二种方案。

三、工作原理

计数法测量频率是严格按照频率的定义进行测量的,它是在某个已知标准时间间隔TS内,测出被测信号重复出现的次数N,然后计算出频率f=N/TS。

以D触发器为主组成的测频控制器负责测试启动,锁存计数以及计数清零。通过八个74160做计数器,测得的实时频率通过八个单个的LED进行显示。为了能实现一个八位LED的稳定显示,加入了锁存译码模块。为了更方便的进行测试不同的频率,电路中加入一个分频模块和选择模块,可以选择不同频率的信号进行检测。

四、电路组成

(一)测频控制器

测频控制器模块CONTROL如图2所示,其输入信号有两个,一个是频率为1HZ的标准时钟信号CLK,一个是测试启动信号START;输出有三个信号,即计数器使能信号EN,寄存器锁存信号LOAD和计数器清零信号CLR。

START是整个频率测试仪的测试启动信号,当其为0时(按钮按下)计数器使能信号被强置为0,计数器不计数,频率计停止工作(即R为0时,输出Q为0)。当START为1时,EN将输出宽度为Ts的闸门控制信号,在EN=1期间,计数器对被测信号进行计数,在EN=0期间,计数器停止计数。可见EN是CLK的二分频信号,高低电平的脉宽均为Ts,LOAD是EN的反,EN的下降沿就是LOAD的上升沿,LOAD的上升沿用于控制锁存译码显示器CODE锁存计数值。为了正确的计数,在EN=0期间必须对计数器进行清零操作,以便在EN上升沿到来时计数器从零开始重新进行计数,所以在EN=0期间CLR必须清零有效一次。

(二)十进制计数器

十进制计数器如图3所示。

CLK是计数器的计数输入信号,CLR是低有效清零信号,EN是高有效计数允许输入信号。当EN为1,CLR也为1时计数器对CLK输入信号进行计数,当EN为0,CLR为1时,计数器不计数但保持以前的计数值。

为实现进位,低位计数器的JW接高位计数器的EN,见图4。本论文采用74LS160构成十进制计数器,总共有8个计数器,最多可计8位数。

D[3..0]为逻辑向量输出信号,它是十进制计数器的BCD码输出信号,由4位组成(D3,D2,D1,D0),代表计数器的计数值。另一个输出信号是进位端JW,每当计数器计满9个数后就使JW为高电平。

(三)分频器

分频器模块FINPIN如图5所示。

该模块实现把80kHZ的输入信号通过二分频得到40kHZ的信号,再二分频得到20kHZ的信号,再二分频得到10kHZ的信号,再二分频得到5kHZ的信号,再利用计数器C11进行十分频,得到500HZ的信号,再经C12十分频,得到50HZ的信号,最后经C13五十分频,得到1HZ的信号。

(四)多路选择器

多路选择器模块XUANZE如图6所示。74161实现8进制计数,74151实现8选1的数据选择。

该模块实现的是通过按键,选择不同的频率,第一次默认选择80kHZ信号,按第一下按键,选择40kHZ信号,按第二下按键,选择10kHZ信号,按第三下按键,选择500HZ信号,按第四下按键,选择1234HZ信号,按第五下按键,选择5678HZ信号,按第六下按键,选择1357HZ信号,按第七下按键,选择2468HZ信号。其中后面四个可自己任意设置频率,在8位数范围内即可。

(五)锁存译码显示器

锁存译码显示器模块DISPLAY如图7所示。

该模块的作用是实现直接驱动数码管,使测得的数据显示稳定。

五、实测结果

80kHZ频率测量结果显示如图8。

六、结论

本设计以D触发器为主组成的测频控制器负责测试启动,锁存计数以及计数清零。通过八个74160来做计数器,测得的实时频率就可以通过八个单个的LED进行显示。为了能实现一个八位LED的稳定显示,加入了锁存译码模块。为了更方便的进行测试不同的频率,电路中加入一个分频模块和选择模块,可以选择不同频率的信号进行检测。最终实现了用按键循环选择8种待测信号,由80 kHZ信号分频产生7种频率的待测信号,占空比均为50%,测量频率范围:1Hz~99999999 Hz,采用计数法测量被测信号频率,测量相对误差小于1%,最后由8位七段LED稳定显示。

【参考文献】

[1]韩芝侠.基于FPGA的8位十进制数字频率计设计[J].宝鸡文理学院学报(自然科学版),2012,10(1):17-20.

[2]杨庆,来过红,孙玲姣.基于Proteus的任意N进制计数器的设计与仿真[J].山西电子技术,2009,12,(1):25-30.

数字频率计范文第9篇

关键词:数字频率计;等精度测量;DSP

作品的意义与概况

随着微电子技术和计算机技术的飞速发展,各种电子测量仪器在原理、功能、精度及自动化水平等方面都发生了巨大的变化特别是DSP技术诞生以后,电子测量技术更是迈进了一个全新的时代。近年来,DSP逐渐成为各种电子器件的基础器件,逐渐成为21世纪最具发展潜力的朝阳行业,甚至被誉为信息化数字化时代革命旗手。在电子测量技术中,频率是最基本的参数之一,它与许多电参量和非电量的测量都有着十分密切的关系。例如,许多传感器就是将一些非电量转换成频率来进行测量的,因此频率的测量就显得更为重要。数字频率计是用数字来显示被测信号频率的仪器,被测信号可以是正弦波、方波或其它周期性变化的信号。

数字频率计广泛采用了高速集成电路和大规模集成电路,使得仪器的体积更小、耗电更少、精度和可靠性更高。而传统的频率计测量误差较大,范围也较窄,因此逐渐被新型的数字频率计所代替。基于DSP的等精度频率计以其测量准确、精度高、方便、价格便宜等优势将得到广泛的应用。

我们设计的简易数字频率计在未采用任何门控器件控制的情况下,在很宽的范围内实现了等精度频率测量,0.5Hz~10MHz的范围内测量方波的最大相对误差小于2e-6,测量正弦波的最大相对误差小于3.5e-5;结果通过RS232通讯显示在计算机上,可以很方便地监测数据。

方案设计

总体介绍

传统的等精度测频法使用门控器件产生门控信号,从而实现实际门闸信号与被测信号同步,消除对被测信号计数产生的一个脉冲的误差,其原理图如图1所示。

由硬件控制计数的门闸时间,当预置们信号(即定闸门信号)为高电平时,基准信号计数器CNTI和被测信号计数器CNT2并不启动,而是等被测信号的上升沿来到时才同时开始计数;当预置们信号为低电平时,两个计数器并不马上关闭,同样要等到被测信号上升沿来到后再关闭;于是,实际闸门时间就是被测信号周期的整数倍,从而实现了闸门与被测信号的同步。但是,实际的门闸时间并不固定,与被测信号的频率有关。此外,无论是采用计数器还是单片机,在实现等精度测量时总是离不开门控器件。

本设计基于DSP丰富的软件资源,经过判断和处理,完成了对被测信号频率的等精度测量。硬件上无需任何门控器件,简化了电路。系统框图如图2所示,信号处理部分以TMS320F2812 DSP芯片作为控制和测量的核心;信号调理部分主要是完成对信号的放大、整形和限幅;标准频率信号由30MHz有源晶振产生,作为高频标准填充脉冲;通过DSP的SCI模块与上位机实现通信,结果显示在上位机上。

频率/周期测量

在对被测信号频率和周期的测量中,等精度测量是基于DSP比较匹配时TIPWM引脚输出电平的跳变作为门闸信号的开启和关闭,由于比较匹配发生在被测信号的上升沿,从而实现了门闸时间与被测信号的同步。原理图如图3所示。

通用定时器T1时钟输入选择外部定时器时钟,此处用调理后的被测信号作为定时器T1的时钟输入,定时器T2时钟输入选择内部CPU时钟,用来产生高频标准填充脉冲。F2812片上EVA中通用定时器T1在发生比较匹配事件时,其比较输出引脚TICMP输出信号会自动改变电平状态,产生PWM波。捕获单元CAPI设置为上升沿捕获,TIPWM输出的PWM波上升沿被CAPI捕获到,读取此时定时器T2的计数值,同理在下一次比较匹配时再次读取定时器T2的计数值。通过两次T2CNT值的相减,即可获得该门闸时间内标准填充脉冲的个数,然后求出被测信号频率。

基于DSP比较匹配时TIPWM引脚输出电平的跳变作为门闸信号的开启和关闭,由于比较匹配发生在被测信号的上升沿,从而实现了门闸时间与被测信号的同步。两个相邻的比较匹配产生的PWM波的上升沿分别作为门闸信号的开启和关闭信号,其中被测信号的个数为整数,并且是由我们自己任意设定的。定时器T2时钟输入选择内部CPU时钟,用来产生标准填充脉冲。设定捕获单元CAPI为上升沿捕获,当其捕获到上升沿时读取堆栈CAPFIFO内的值,在下一次捕获到时再读堆栈内的值,计算出标准填充脉冲的个数Ny,保证Ny的个数不小于一定的值,即可保证门闸时间大于一定的值。假设现在希望一个门闸时间内高频填充脉冲的总数不小于n,当Ny>n时,就增大定时器T1的定时周期,即增大定时器T1周期寄存器TIPR的值。存在公式TIPR+1=n/Ny,由于n/Ny不一定为整数,假如a

周期测量与频率测量的基本原理完全相同,测出信号频率,根据公T=1/f即可得出被测信号的周期。

误差分析

定时器T1计数的启停时间都是由该信号的上升沿触发的,在一次测量时间内对被测信号的计数无误差;在此时间内标准频率脉冲的计数个数Ny,最多相差一个脉冲,故理论误差为:

|δ|≤1/Ny

显然,测量精度仅仅与Ny有关,只要Ny值足够大,就能保证精度。

硬件设计

如图4所示,将被测信号经过高速运放OPA2690进行放大,在经过高速比较器TL3016进行整形,由于比较器在对低频正弦波信号进行整形时,输出波形的边沿有比较严重的抖动,影响测量。解决办法是对比较器加入正反馈,加速信号边沿,同时形成滞环,可有效消除抖动。整形后的信号经过高速施密特触发SN74LVC1G14进行限幅和进一步整形。测量部分主要使用DSP2812芯片上

定时器T1的时钟输入引脚TCLKINA、定时器T1的比较输出引脚TIPWM和捕获单元CAP1的输入引脚CAP1,即可完成频率测量。通讯部分选择MAX3221作为RS-232电平转换器件,通过9芯标准RS-232口与上位机进行串行通信。主要使用了DSP的串行通信发送引脚SCIRXD和串行通信接收引脚SCITXD。

软件设计

软件设计部分主要包括以下四部分:

・初始化:对变量参数、系统时钟、PIE、EV、Flash、GPIO等进行配置。

・中断模块:SCI中断和定时器T2、T3上溢中断。

・数据处理模块:分段+取算术平均值。

・输出操作模块:数据经RS-232传给上位机。

图5为测频率、周期软件流程图。

在该部分初始化时,要进行以下配置:通用定时器T1时钟输入为外部定时器时钟,通用定时器T2时钟输入为内部时钟输入,用来对标准脉冲进行计数,该标准脉冲由外部30MHz的有源晶振提供;捕获单元1设置为上升沿捕获,用来捕获TIPWM引脚输出PWM波的上升沿,在每次比较匹配时读取定时器T2的计数值T2CNT,该值保存在CAPIFIFO内。初始化时要将捕获单元1的状态寄存器中的FIFO堆栈状态设置成空堆栈;将定时器T1的定时周期设置为4个被测信号的周期长度,通过测得的定时器T1的一个定时周期内的标准脉冲的个数,计算出被测信号频率,然后对被测信号进行分段,分别为低频段(小于46.875Hz),中频段(大于46.875Hz,小于2343.75KHz),以及高频段(大于2343.75KHz),其中分段的依据是定时器的计数饱和值为65536和计数个数应大于等于1。若信号频率为中高频段则重新配置定时器T1,定时器T2的寄存器,来改变定时周期以及每个门闸时间内的高频填充脉冲的个数。在定时器T1的下一个定时周期内计算出频率和周期。另外,定时器T2的溢出次数要在第一次发生比较匹配时清零,而是否是第一次发生比较匹配则通过设置一个标志来判断。当溢出次数清零后才开始记溢出次数,直到第二次发生比较匹配。

下一步改进意见

该方法的测量误差主要来自硬件部分,整形电路的优劣直接关系到测量精度的高低。所以我们下一步的工作就是改进整形电路的整形效果和抗干扰性能,尽最大可能减小信号整形带来的误差。

由于DSP定时器在计数时存在计数饱和的情况,因此在实现该等精度测量时存在上限,即当被测信号频率高于高频填充脉冲的频率时,该方法就不能实现等精度了。可以在该方案的基础上进行以下处理:选择定时器T1定时周期内被测信号的个数固定,可设置TIPR为65529,同时将定时器T2的时钟修改为75MHz,这样就能保证每个门闸时间内高频填充脉冲的个数,从而在对高频信号实现频率和周期测量时保证了精度。

数字频率计范文第10篇

关键词:频率计;FPGA;Verilog HDL

中图分类号:TN713 文献识别码:A 文章编号:1001-828X(2016)033-000-01

随着电子技术的发展,频率的测量已经成为非常热门的话题,应用范围也随之更加广泛。大多数的数字频率计都习惯采用单片机来实现,但是单片机本身也存在很多不足:时钟频率有限;PCB版的集成度不高。因此单片机很难使频率计的工作频率得到提高。为此,采用可编程逻辑器件来实现数字频率计的设计,使其得到改善。

本设计主要包含两大功能:脉冲信号频率测量及占空比测量。

一、系统总体设计

图1 系统设计框图

系y总体设计框图如图1所示。首先将待测脉冲信号fx分别通过测频模块和占空比测量模块进行频率及占空比的测量;然后将测出的频率值与占空比值经过数制转换模块将二进制数转换为BCD码,最后再通过数码管将测量结果直观地显示出来。

二、测量原理

1.频率测量原理

主要思路是:在1s的闸门时间内,统计出待测信号的上升沿个数。由公式(1)则可计算出被测信号的频率。

(1)

式中N是指闸门信号内对被测信号的计数值,T为闸门时间。

频率测量原理波形图如图2所示。闸门信号en主要用于对计数器的工作状态进行控制。当闸门信号为高电平时,在待测信号的上升沿到来时,计数器开始对脉冲信号的上升沿进行计数;而当闸门信号为低电平时,计数器停止计数,则1s的闸门时间内计数器的计数值即为被测信号的频率[1]。

图2频率测量原理波形图

2.占空比测量原理

占空比是指在一个脉冲周期中高电平所占的百分比。本设计采用的测量方法是间接测量法,即测出脉冲周期和脉冲信号的高电平持续时间T1。根据脉冲占空比的定义可以得出:

(2)

由式(2)可知,要测出脉冲信号占空比,必须测出T1。以1MHz信号为计数的频率基准,当待测信号为高电平时进行计数,即可测出T1。

三、基于FPGA的频率及占空比测量模块设计

以FPGA作为核心器件,采用Verilog HDL对脉冲信号频率及占空比测量模块进行了逻辑设计,并通过Quartus II软件对编写的代码进行了时序仿真[2-3],仿真波形图如图3所示。

图3 频率及占空比测量模块仿真波形图

图3中,clk为系统时钟信号,被测信号fx的频率设置为25Hz,占空比设置为50%。n为被测信号频率测量值;D为被测信号占空比测量值。仿真结果与设定值一致,验证了设计的正确性。

参考文献:

[1]王振红.基于VHDL语言的数字频率计的设计[J].北方工业大学,2006,32(03):234-237.

[2]梁淼,刘会军.数字系统电子自动化设计教程[M].北京:北京理工大学出版社,2008:1-59.

[3]王金明.Verilog HDL程序设计教程[M].北京:人民邮电出版社,2004:10-30.

上一篇:cpu频率范文 下一篇:电功率范文

友情链接