VHDL语言及应用的项目化教学探索

摘要：基于VHDL语言及应用的特点，探讨了项目化教学的具体实施方法。通过有趣的项目激发学生学习兴趣，引导学生一步步适应和喜欢项目化教学，提高了教学效果，培养了学生的设计能力和创造能力，做到了因材施教，为学生从高校到企业的零距离转变奠定了基础。

关键词：VHDL；教学改革；项目化教学

作者简介：周殿凤（1978-），女，江苏宝应人，盐城师范学院物理科学与电子技术学院，讲师；康素成（1966-），男，江苏滨海人，盐城师范学院物理科学与电子技术学院，副教授。（江苏 盐城 224002）

基金项目：本文系盐城师范学院高校发展研究项目（项目编号：13YCFZ006）的研究成果。

中图分类号：G642 文献标识码：A 文章编号：1007-0079（2014）09-0111-02

VHDL语言及应用是电子信息工程专业的一门重要的技术类应用型课程，主要讲解VHDL语言以及它的应用。但在多年的教学实践中，笔者发现要想让学生在短时间内接受大量的语法知识，学生很难充分理解与掌握，这样在随后的编程过程中非常容易犯错，并感觉难以入手，更不用说形成良好的编程习惯和程序风格。[1]大多数大学生毕业后或许精通C语言，可是由于各方面的原因，精通VHDL语言的少之又少，但是企业单位对此方面的人才的需求却越来越多，笔者出于对VHDL语言的挚爱及多年教学经验，探索了该课程项目化教学的具体实施方法。

一、改变传统教学方法

VHDL语言及应用这门课程的终极目标是使学生掌握VHDL语言并能用之进行相关的电子设计。如果教师将大量的时间用于讲解枯涩的语法、语句、复杂的算法，学生在学习时也不知它们有何用途，学、用脱节，只是为学而学，不能激发学生学习和应用知识的兴趣和积极性，效果很差，[2]因此教师不能按部就班地讲解知识。教师可以通过多个实例讲解语法，效果会好得多。这就要求老师上课全部现场编写程序，并且故意犯一些学生经常犯的错误，编程中的错误基本上都是语法和语句使用不当引起的，教师恰好可以利用这些错误来讲解语法、语句。这门课程的硬件基础是FPGA和CPLD芯片，CPLD/FPGA内部没有CPU，只需要用1课时简单讲解即可，并不需要详细分析。因为对于设计者而言只要会用这些芯片即可，而且CPLD/FPGA芯片本身就像一张白纸，只要学生的单片机和硬件描述语言足够好，学生就可以任意发挥，所以本课程的关键还是掌握VHDL语言本身。

二、理论教学环节的项目化实施

1.通过最简单的例子引导学生入门

以二极管闪烁为例，分成几个层次，一步一步引导学生入门。

先问学生：如何让一个二极管亮？学生学过数字电路，知道当二极管的阳极为高电平且阴极为低电平时二极管亮。然后讲解在VHDL语言里是如何实现的，接着现场编写程序，最后下载到开发板上并且演示。

接着问：如何让二极管闪烁呢？当阴极接地且阳极的高、低电平等间隔出现时二极管闪烁，在VHDL里如何实现呢？在刚才程序里稍作修改即可，同样要演示给学生看，并可顺势讲一点这个程序里出现的语法和学习VHDL语言的一些注意事项，如工程名、顶层文件名和实体名要一致，命名时字母的大小写没有区别等。做到在不知不觉中自然而然地讲解语法知识，学生记得也牢固。[2]

为了让学生语法学得更扎实，所有程序教师都随堂编写，一边编程序一边讲解语法语句，还可以插入算法的讲解。经过实践，笔者发现现场编程的讲解方法可以让学生较好地记住一些难以理解的语法、词法和算法。

2.设计巧妙的项目引导学生深入学习

在开展项目化教学时，项目的设计非常关键，设计的好坏直接影响教学效果。项目设计应遵循如下原则：一是围绕课程的重点展开，项目内容应覆盖基本的教学知识点。二是为了调动学生的积极性，应尽量选择学生感兴趣的项目。三是难度适中，项目过于简单，学生会很快完成，达不到思考的效果；太难，支撑的理论知识就会过多，教学组织比较困难，不能达到预期的教学效果。VHDL语言及应用共48课时，其中12节为实验课，理论学时只有36课时，需要用4课时按照传统的教学方式讲解一些在项目中不好讲解的知识，如CPLD/FPGA的硬件知识、VHDL语言的部分语法等，故选择9个小项目讲解各种知识。

在9个项目讲解的过程中，还要教会学生如何阅读英文datasheets。在进行真正的项目设计时，必定要用到不少陌生的芯片，要想会用这些芯片，必须看它们的datasheets。datasheets总是长达几十页，学生不容易看懂，需要教师引导他们如何抓住其中的重点，快速准确阅读。

在项目的讲解和设计后期，教师作为领队将学生分成小组学习，分组合作的学习方法激发了学生学习的动力，增强了各成员的责任感。互相之间积极配合、互动，培养学生多角度、多渠道获得信息，有利于促进学生发展，完善自我，也将学生评价变成了主动参与、自我反思、自我教育的过程。[3]

三、实践教学环节的项目化改革

1.布置型教学改为开放式教学

传统的实验教学是教师讲解实验原理，然后演示一下实验，学生只需按实验讲义中的步骤进行，“依葫芦画瓢”，通过反复训练让学生形成一定的基本技能。这种实验教学模式，学生动手机会少，不能自主学习，不利于个性发展，阻碍了学生的学习积极性、主动性、创造性以及现代科学思维方式的形成。[4]学生进入实验室后，教师可以提供大量实验，让学生根据各自兴趣选择想做的实验。也可以由学生根据教学要求自己拟定实验内容，教师加以适当指导，减少实验的盲目性，使学生真正参与到实验中来，提高实验教学效果，培养学生的动手能力和创新思维能力。

学生的实验成绩采取过程记录法，教师为每一位学生准备一张记录卡，实时记录学生的实验情况。

2.统一实验变为层次化实验

另外传统的实验教学中，所有学生做的实验是一样的。实际上学生到了大三，基础已各不相同，可以根据学生的基础采取层次化实验教学。教师可以根据学生的具体情况将一个班分为4组，假设1组的学生基础最好，2组次之，4组最差；每组的学生人数可以不一样多，该课程成绩想得优秀的学生必须选择1组或2组。针对4组学生要求教师准备4套实验内容供学生选择，每组的要求不一样，具体安排如表2所示。因为盐城师范学院要求一次实验为25人左右（半个班级），所以教师需要同时指导2组学生，实际操作时可以1组和4组一起做实验，2组和3组一起做实验。如果教师愿意加班，第一次实验可以只辅导一组学生，第二次及以后就可以2个组同时做实验，交叉辅导了。

对于基础较差的第4组同学，实验难度不宜太大，要留给学生一定的思考空间。同样是设计性实验，不同组别的具体内容也可以不同，1组难度加大，而4组则简单一些。如此训练下来，学生各有所得，不管基础好坏，总能学到一定的知识，甚至有助于基础差的学生学到更多的知识。

四、考核方式改革

项目化教学需要改变传统教学中一张试卷定成绩的考核办法，[5]学生成绩主要由项目的设计决定，要注意到学生的设计思路。理论知识学完后教师可以选择几个综合性项目，学生从中任选一个进行设计，这样可以培养学生发现问题和解决问题的能力，也可提高其设计能力。

五、小结

本文根据VHDL语言及应用的特点，探索了适于它的项目化教学。通过项目化教学，废除注入式教学方法，建立以学生为本，教师启发引导的教学方法。通过一个个项目和层次化实验，学生不仅可以熟悉VHDL语言的基本语法和常用语句，还对硬件描述语言的本质有了深刻的认识，对所设计的电路有深刻理解，在此基础上才能更好地使用VHDL语言进行电路设计。通过多个项目的训练，学生的设计能力、创造能力和团队合作能力都可以得到很大提高，因此说项目化教学是应用性强的课程的首选教学方法。

参考文献：

[1]胡小玲，翟秀艳，袁颖.VHDL的模块化教学方法反思与总结[J].中国电力教育，2013，29（2）：112-113.

[2]周殿凤.片上可编程系统项目化教学探讨[J].轻工科技，2013，

15（5）：190-191.

[3]姚培.教师在理实一体化教学学生评价中的角色研究[J].中国电力教育，2013，29（25）：180-181.

[4]张乃群，庞发虎，李运贤.分层次开放性实验教学模式探索[J].南阳师范学院学报，2009，8（6）：105-108.

[5]陆黎.大学计算机应用基础项目化教学改革的探索与实践[J].计算机时代，2010，29（11）：62-64.