USB IP核的设计和应用

摘 要：由于USB接口广泛应用，现在众多SoC中都嵌入了USB IP核。但当前市场上的USB IP核一般仅仅针对某一种总线结构的SoC，可重用性不强。介绍了一款可配置的USB IP核设计，重点描述USB IP核的结构划分，详细阐述了各模块的设计思想。为了提高USB IP的可重用性，本USB IP核设计了总线适配器，经过简单配置可以用于AMBA ASB总线或WishBone总线结构的SoC中。此IP核进行了FPGA 验证，验证结果表明他可作为一个独立的模块嵌入到SoC系统中。

关键词：通用串行总线;IP核;SoC;总线适配器

中图分类号：TN402 文献标识码：B

文章编号：1004-373X(2008)11-143-03オ

DesignandApplicationofUSBIP Core

ZHU Wenbo,GUO Binlin

(IC CAD Research Center,Hangzhou Dianzi University,Hangzhou,310018,China)

オ

Abstract：Because USB interface is universal application,USB IP core is embedded in a lot of SoC.But now the USB IPcore on market is used to SoC basing on only a certain bus structure,so the reusable ability is not good.The design of configurable USB IPcore has been described in this article.The stress describes the structure of USB IPcore and the design idea of each module are described in particular.For improving the reusable ability of the USB IPcore,this USB IPcore design the Bus adapter module.After configuring the Bus adapter,this USB IPcore is used to SoC which based on AMBA BUS or WishBone BUS.The result of FPGA implementation indicates that this IPcore is suitable for what is expected and can be used into SoC applications as a single module.

Keywords：USB;IPCore;SoC;Bus adapter

1 引 言

USB(Universal Serial Bus)具有以下特点：即插即用、广泛的软硬件支持、低功耗、可选择的多种速度模式、完备的总线拓扑结构[1]。随着半导体工艺技术的发展，集成电路设计者能够将愈来愈复杂的功能集成到单硅片上。SoC是将系统集成在一块芯片上，包括微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)等。SoC 的一项关键技术即为IP(Intellectual Property)复用技术[2]。IP核是指在电子设计中预先开发的用于系统芯片设计的可复用构件，系统设计者在进行一个复杂设计时将众多IP核在一个芯片上有效集成，从而构成一个功能强大的系统。IP技术在SoC的开发中可以充分利用已有的开发成果，从而缩短系统芯片的设计周期，提高效率。

在设计IP核时应注意其可重用性，为了增强IP核的可能重用性，使IP核能更好地适应不同总线结构的SoC 平台,可以为IP核设计一个总线接口模块。该模块主要完成片上总线的协议转换和实现,称之为总线适配器(Bus Adapter)。其特点为:IP核与外部的片上总线标准无关,其逻辑相对固定,只需对相应的总线适配器进行配置就能够有效地集成于不同片上总线的SoC 平台。当前SoC中常用的总线协议有三种分别是：ARM 公司的AMBA[3] 、 Silicore 公司的WISHBONE SoC Interconnection Architecture[4]和Altera的Avalon总线。

本文实现的USB IP核中,设计了总线适配器，在综合前针对WishBone总线或AMBA ASB 总线通过宏定义进行设置，从而使USB IP核能够直接集成于WishBone或AMBA ASB总线的SoC 系统中。

2 USB系统组成部分

系统主要分为三个部分[5]：主机、设备和互连。 在任何的系统中，只有一个主机，与主机系统的接口称作主机控制器。他可由硬件、固件和软件综合实现。设备可以分为功能性设备即外设和集线器，前者作为系统的功能扩展设备而后者作为设备的扩展连接点。互连定义了主机和外设的连接和通信方式。

包括总线拓扑结构、内部分层关系、数据传输模型和总线访问控制等几个部分。一个简单的系统可以由一台主机和一个外设构成。

3 USB的模块设计

3.1 模块划分

USB IP核主要是实现了USB1.1协议， 在对整个协议分析的基础上，整个IP核共分成五大模块：串行接口引擎模块、协议层模块、端点控制模块、端点存储模块和总线适配器模块。串行接口引擎主要是支持最底层的USB协议，由于USB协议中为了增加抗干扰对比特流进行了“不归零码(Non Return to Zero Invert)”的编解码，同时为了可以从比特流中提取同步信号用了“位填充”和“位剔去”。串行接口主要完成比特流方面的处理。协议层模块则主要是完成解包和打包。在USB协议中，数据缓冲区用了端点(Endpoint)这个概念，不同的缓冲区用了不同的端点号来区分，端点存储模块就是相应的数据缓冲区。端点控制模块主要是端点控制寄存器和端点状态寄存器，对端点进行相应的控制。总线适配器模块主要是在不同总线结构的SoC中，对USB IP核总线接口进行相应的配置，从而可以进行无缝连接到相应的SoC中。USB IP核模块划分如图1所示。

图1 USB IP核模块划分

3.2 串口接口引擎

串口接口引擎主要是完成USB协议中比特流的处理。根据数据的传输方向可分为发送部分和接收部分。发送部分即为USB设备给USB主机发送数据，接收部分则为USB设备从USB主机那里接收数据。如图2所示。

图2 串口接口引擎

接收部分：从同步域中恢复出12 MHz的时钟信号，接收主机过来的比特流对其进行不归零码(NRZI)解码，剔除位填充然后进行串并转换，最后将转换后的数据以字节的形式传给协议层。接收部分还要能判断出一个包的开始，在USB传输过程中，是以包为单位的，因此接收部分首先要测包的开始SOP(Start of Packet)，所有包都是从同步字段(SYNC)开始的，同步字段是产生最大的边缘转换密度(Endge Transition Density)的编码序例。以NRZI编码的二进制串“KJKJKJKK”同步字段最后2位是同步字段结束的标记，同时标志了包标识符(Pacekt Identifer,PID)的开始。只有当检测到包SOP才开始后面的NRZI解码、去位填充和串并操作，否则就继续处于等待阶段。