基于异步FIFO实现不同的时钟域间数据传递的设计

摘 要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步

FIFO的方式给出

>> 基于异步FIFO实现不同的时钟域间数据传递的设计 基于FPGA的异步FIFO的设计 基于FPGA的异步FIFO设计 基于DSP-dMAX的嵌入式FIFO数据传输系统设计 基于VB编程实现网络文件数据传递的实现 Java语言中方法之间数据传递的探讨 GWT应用程序与服务器间数据传递技术的研究 基于HTML5的异步数据传输 基于格雷码的异步FIFO存储器的设计 浅析不同网段间数据传输的过程 基于Geodatabase的森林风景资源空间数据库的设计实现 浅谈基于ArcSDE的地理空间数据库设计与实现 基于LVDS的高速大容量数据传输系统的设计与实现 基于动态频谱接入的短波数据传输协议的设计与实现 基于ETX模块的PCI高速数据传输卡的设计与实现 基于Android的高速数据传输设计与实现 基于MC35i的无线监测数据传输模块设计与实现 基于DCS的无线数据传输控制协议设计与实现 利用二维码和xml实现两网间数据传输的研究 信息系统间数据迁移的设计与实现 常见问题解答 当前所在位置：中国论文网 > 科技 > 基于异步FIFO实现不同的时钟域间数据传递的设计 基于异步FIFO实现不同的时钟域间数据传递的设计 杂志之家、写作服务和杂志订阅支持对公帐户付款！安全又可靠！ document.write("作者：未知 如您是作者，请告知我们")

申明:本网站内容仅用于学术交流，如有侵犯您的权益，请及时告知我们，本站将立即删除有关内容。 摘 要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步

FIFO的方式给出了这个问题的一种解决方法，并采用VerU。g硬件描述语言通过前仿真和逻辑综

合完成设计。关键词：异步FIPO； 时钟域；Veril。g