16-Bit三阶级联结构Sigma-Delta调制器的设计

摘 要:设计一款可应用于压力传感器的高精度三阶2-1级联结构Sigma-delta调制器。Matlab Simulink建模仿真表明,信号带宽为500 Hz,过采样率为128的情况下,该调制器信噪比高达119 dB。通过对调制器非理想因数的分析,采用典型的0.35 μm工艺整体实现该调制器,并用Spectre仿真,电路信噪比可达106.2 dB,高于16位要求的98 dB,整个调制器的功耗约为7 mW。

关键词:Sigma-Delta调制器;Simulink行为建模;信噪比;开关电容电路

中图分类号:TN710文献标识码:B

文章编号:1004-373X(2010)04-012-04

Design of 16-Bit Third Order Cascade Sigma-Delta Modulator

LI Wei,LI Kaihang,WANG Liang

(Xiamen University,Xiamen,361005,China)

Abstract:A third order single bit 2-1 cascade sigma-delta modulator which can be applied to pressure sensor is presented.The sigma-delta modulator design flow contains system level and circuit level design.The oversampling ratio is 128 and signal bandwidth is 500 Hz.SNR achieves 119 dB by means of behavior modeling simulations with Matlab Simulink and exceeds 106 dB under circuit level.The whole modulator power consumption is estimated around 7 mW.

Keywords:Sigma-Delta modulator;Simulink behavior modeling;SNR;SC circuits

0 引 言

随着集成电路技术高速发展,Sigma-Delta ADC因为其对工艺非理想因素抗干扰能力强和数字CMOS工艺兼容性好,以及高精度的特点,而广泛地应用于中低速的ADC中。Sigma-Delta利用的关键技术是过采样和噪声整形[1]。假定量化器的量化噪声与信号的统计特性无关时,量化器产生的量化噪声被视为白噪声,功率为一定值,而由于过采样的作用,量化噪声频谱被展开为原来的OSR倍,其中OSR为过采样率,因此,整个信号带内的噪声减小至原来的1/OSR倍,提高了信噪比。但仅靠提高过采样率达到高精度将导致采样频率过高而使得电路难以实现。噪声整形技术可以让有用的低频信号安全通过或是仅延迟几个采样周期,而对于噪声则是高通的,整个噪声被整形移至高频,最后则需要通过数字抽取滤波器进行低通滤波滤掉高频噪声,这样使得Sigma-delta技术在高精度的ADC应用得以实现。由于压力传感器除了在传统汽车、工业、医疗等领域的大量应用,还将在越来越多的消费领域应用,对ADC的性能,功耗,精度提出越来越高的要求。因此这里将设计一款可用应于压力传感器ADC的高精度Sigma-Delta调制器,从系统建模,参数的选定,非理想因素的影响来分析实现调制器整体电路。

1 建模与仿真

Sigma-Delta调制器的结构从量化器的位数上可分为一位量化器调制器和多位量化器调制器;从结构上分又可以分为单环路(Loop)结构和级联(Cascade)结构[2]。所有这些结构的信号噪声传输函数都可表示为[3]:

Y=Z-L•X+(1-Z-1)L•E(1)

式中:Y为调制器输出信号;X为输入信号;E为量化噪声;L为调制器的阶数。由式(1)可得到当过采样率为M,量化器位数为B时,理想情况下信噪比(SNR)为[1]:

SNR(dB)=10log1032•2L+1π2LM2L+122B-1(2)

多位量化器的采用可以增加信噪比,还可以提高系统的稳定性。但由于其对反馈回路的D/A线性度要求极高,设计电路复杂,一般采用1 b量化器,由一个简单比较器就可以胜任。高阶Loop结构其稳定性很难保证,实际得到的性噪比将比式(2)预测的小很多[4]。综合以上分析及考虑到该设计为16 b精度,确定调制器为过采样率为128 b/s,结构为级联,阶数为3的2-1cascade结构。如图1所示[5]:当取a1=a2=a3=b1=1,a4=b2=b3=2,c1=c2=1,d1=1,d2=2时,得到的输出将满足式(1),除了噪声传输函数变为式(1)中的两倍,相对理想信噪比减小10lg 2=3 dB,影响不大。但这种系数的设置将使得积分器的输出可能是量化器输出的好几倍,对运算放大器的摆幅要求过大,导致过载信号XOL很小。为避免这种情况将在不改变传输函数式(1)的情况下,对量化器前的系数进行成倍缩减。如图1右下角所示:第“~”步,当a1,a2由1缩小10/3倍至0.3,a3应由1放大10/3倍至10/3;第“@”步,当a3,a4缩小20/3倍,a3由10/3变为0.5,a4由2变为0.3,此时c1,b1应放大20/3倍,c1,b1由1变为20/3,但由于1 b量化器只检测输入信号的极性,其增益可以使任意的,c1的值并不重要;第“#”步,b1,b2,b3缩小20倍,b1由20/3变为1/3,b2,b3由2变为0.1,此时c2应放大20倍,由1变为20,但由于第二级量化器同样为1 b,c2的值也不重要。经过大量仿真表明,SNR可达119 dB。

图1 3阶2-1cascade调制器及其系数缩放

2 主要非理想因素分析

调制器中非理想因素除量化噪声外,还包含热噪声(Thermal Noise)、闪烁噪声(Flicker Noise)、时钟抖动(Clock Jitter)以及其他类型非理想因素,如运算放大器直流增益、带宽、摆率、建立时间等[6]。由于该设计属于低频应用,故主要考虑热噪声与闪烁噪声、时钟抖动和运算放大器单位增益。

2.1 热噪声与闪烁噪声

热噪声的产生是由载流子的随机运动造成的。如图2所示,在开关电容取样电路中,当开关导通时,等效于取样电容Cs串联一个开关导通时等效电阻RON。在取样过程电荷转移时,会在输出端输出电阻产生的热噪声。在后半周期开关关闭时热噪声伴随采样信号存储在采样电容Cs上,差生误差。

图2 取样开关电阻热噪声模型

热噪声一般可表示为:

V2N=4kTRON(3)

热噪声经过采样电路RC滤波后可写成:

V2N=∫∞04kTRON1+(2πfRONCs) df=kTCs(4)

式(3)、(4)中:k为波尔兹曼常数;T为绝对温度系数。可看出热噪声虽然由RON产生,但结果却与RON无关,而与采样电容成反比。闪烁噪声也称成为1/f噪声,可以通过增大输入管尺寸,采取P管作为输入管等方法降低[7]。

2.2 时钟抖动噪声

开关电容电路(SC)在每个时钟周期实现一次采样电容与积分电容之间的电荷转移。实际上,当模拟信号被采样后,时钟周期的变化不会对SC电路性能产生影响,因此时钟抖动对SC电路影响仅仅是发生在采样时刻。采样时钟的抖动会导致采样不均,增加量化器输出噪声能量,这种噪声的幅值是输入信号和时钟抖动的统计特性函数,因此,整个抖动噪声将因高的过采样率而减小[8]。

2.3 积分器的直流增益

一个理想积分器的转移函数可表示为:

H(z)=z-1/(1-z-1)(5)

式中,假设积分器采用一个理想的运算放大器,也就是直流增益无限大。但实际电路直流增益为有限值,这将导致积分器电荷转移的不完全,这时式(5)将可改写为考虑泄露积分器转移函数:

H(z)=z-1/(1-αz-1)(6)

式中:有限直流增益A0为:

A0=1/(1-α)(7)

这种有限直流增益将导致信号带内噪声的增加,导致调制器精度无法提高。

3 积分器的设计

Sigma-Delta设计的核心部分为积分器,本文积分器采用传统的全差分开关电容电路实现。这里为了论述简洁易懂,选用单端进行说明,如图3(a)所示[9],L1,L2为两相不交叠时钟信号。

图3 积分器及模拟减法实现

在时钟信号周期t(n-1)到t(n)期间,当L2为高电平时,L1为低电平:S1,S3闭合,此时S2,S4打开,采样电容Cs对输入信号采样,Cs与积分电容Ci上电荷分别为式(8)和式(9)所示:

qs(n-1)T=CsVIN(n-1)T(8)

qi(n-1)T=CiVOUT(n-1)T(9)

紧接着L1为高电平,L2为低电平,S1,S3打开,S2,S4闭合,Cs两端电位相等,电荷全部转移到Ci上,进行电荷的累加积分,此时Ci上电位为:

VOUT(n-1/2)T=CsCiVIN(n-1)+VOUT(n-1)T(10)

在t(n-1/2)~t(n)时间内,VOUT电压将不再变化,有VOUT(n-1/2)等于VOUT(n),式(10)可以改写为:

VOUT(n)T=CsCiVIN(n-1)+VOUT(n-1)T(11)

利用z变换,由式(11)可得到积分器转移函数:

VOUT(z)=CsCi•z-11-z-1VIN(z)(12)

这正是所需要的积分函数,可以看出,Cs/Ci就是积分器前的系数。

模块中反馈用的是减法,减法原理如图3(b)所示。S1,S4闭合;S2,S3打开时,假设Vf是个正电压,Cf左边电容将产生负电荷,根据电荷守恒原理,Ci右边要产生等量的正电荷,当S1,S4打开,S2,S3闭合,电容Cs放电,等待下一次减法。于是有:

VOUT(n)=VOUT(n-1)-Vf(n-1)(13)

由前边的分析可知,Cs的选取决定开关热噪声的大小。Cs取值越小,噪声将越大,取值越大,将浪费版图面积。根据信噪比要求,该设计第一级的采样电容取0.6 pF,第二,三级积分电容分别为0.9 pF,3 pF,见图4。为满足增益和输出摆幅要求,运算放大器选择两级运算放大器,如图5所示。

图4 三阶2-1结构调制器电路图实现

图5 两级运放

图5中运算放大器第一级采用折叠式运算放大器来增大输入摆幅。NM9a,NM9b,NM10a,NM10b起到稳定第一级共模输出作用,第二级共模稳定采用常见的开关定容共模反馈电路[10]。仿真结果表明,增益为81 dB,带宽为80 Mb/s,摆率为35 V/μs。

4 比较器的设计

调制器另一个重要电路为比较器,如图6所示。PM1,PM2为输入管,PM3,PM4,NM4,NM6组成PMOS,NMOS锁存器;NM7,NM8,PM9,PM10为控制开关,输出经过缓冲后输入到D触发器锁存。当输入电压不相等时,两边输入管跨导电流产生差异,随着锁存器的正反馈作用,输出很快被拉到一高一低,完成比较。仿真表明比较器精度在8 mV以内,传输延迟约为550 ps,满足调制器要求。

图6 比较器

5 调制器整体电路实现及仿真

图4中电源采用3.3 V;共模电平设为1.65 V;参考电平VREF+,VREF-分别为3.3 V,0 V;L1,L2是由时钟电路产生的两相不交叠时钟;L1d,L2d是L1,L2的延时,采用这两个延时时钟可以减小时钟馈通和电荷注入引起的噪声。当输入信号幅度为VREF的-3 dB倍的正弦信号,信号频率为62.5 Hz,过采样率为128 b/s,将两级调制器输出0,1串码输入到如图1中的数字消除电路后,得到带符号4位二进制数,根据图1可分析,4位二进制数范围在[-6,7]之间,图中最高位B4位为符号位。整体电路通过Spectre仿真结果如图7所示。图7(a)最下面为第一级二阶调制器输出结果;图7(b)为其做DFT分析图,从图中可以明显看噪声被整形频移至高频,左上的4个图分别为数字消除后输出4 b二进制数B1,B2,B3,B4。最后将结果导出,经过Matlab处理计算得到SNR为116.2 dB,如图8所示。整个调制器功耗估计为7 mW,达到了设计要求。

图7 Spectre仿真结果图图

图8 SNR计算

6 结 语

本文正向设计实现了一个16 b高精度Sigma-Delta调制器。通过建模系数的确定,非理想因数的考虑优化设计模块,整体电路经过Spectre仿真表明,信噪比达到设计要求,整个电路功耗在7 mW左右,可应用于高精度压力传感器A/D。

参考文献

[1]Phillip E Allen,Douglas R Holberg.CMOS模拟集成电路设计[M].冯军,李志群,译.北京:电子工业出版社,2006.

[2]Schreier R,Temes G.C.Delta-Sigma Converters[M].Beijing:Science Press,2007.

[3]KiYong Nam,Sang-Min Lee,Su D K,et al.A Low Voltage Low-power Sigma-delta Modulator for Broadband Analog-to-digital Conversion[J].IEEE Journal of Solid-State Circuits,2005,40:1 855-1 864.

[4]Brian Limketkai,Bret Victor.The Design of a High-Bandidth Sigma-Delta Modulator[R].EECS 247 Project,2000.

[5]Rio R D,Medeiro F,Perez-Verdu B,et al.CMOS Cascade Sigma-Delta Modulators for Sensor and Telecom[M].Bei-jing:Science Press,2007.

[6]Gray M Rovert,Wu Chou.Quantization Noise in Single-Loop Sigma-Delta Modulation with Sinusoidal Input[J].IEEE Trans.on Communications,1989,37(6):252-236.

[7]Behzad Razavi.模拟CMOS集成电路设计[M].陈贵灿,陈军,译.西安:西安交通大学出版社,2006.

[8]Boser B E,Wooley B A.The Design of Sigma Delta Modulation Analog-to-Digital Converter[J].IEEE Solid State Circ.,1998,23:1 298-1 308.

[9]Naiknaware R,Fiez T S.Process-insensitive Low-power Design of Switch-capacitor Integrators[J].IEEE Trans.on Circuits Syst.I,2004(51):1 940-1 952.

[10]Ojas Choksi,Carley L Richard.Analysis of Witched-Capacitor Common-mode Feedback Circuit[J].IEEE Trans.on Circuits Syst.II,2003(50):906-917.