基于SRAM的FPGA一种新型容错系统

摘 要：本文的主要工作是在数字可重构电路的数字容错。本文提出了基于SRAM配置技术的FPGA的结构。提出的解决方案有一个“蝴蝶”形状嵌入到内在冗余且高度规律。提出的“蝴蝶”结构和传统的比特反转错误使用了两种方法进行比较。

关键词：逻辑遮蔽；容错性；可靠性分析；SRAM；FPGA

中图分类号：TN792 文献标识码：A 文章编号：1674-7712 （2014） 02-0000-01

一、背景

在空间和航天应用中，FPGA具有突出的特性，尤其重构、高性能低功耗的特性可以有效的开发新型系统。电子设备具有更高水平的集成度，因此更容易受到单粒子事件（SEU，Single Event Upset ）影响[1]。软错误可以改变一个敏感结点的状态，并且会迅速的改变映射电路行为。

目前已有几种技术开发以打破FPGA对SEU的敏感度，从辐射加固技术使稳固的技术到达设计硬化，到使得非鲁棒性设备使用更稳定的应用[2]。在加固设计中，三模冗余往往使用硬化数字逻辑尤其是存储原件，来对抗SEU影响[3-4]。

事实上，在设计硬化中冗余是一种直观的方法，这种方法将会在本文中展示出来。本文重点在于可重构逻辑电路中的多路选择器的灵敏度。本文中提出的新型结构，使得CLB中附加的多路选择器对位反转错误的屏蔽效果非常好。这种结构是非常规则并且其数据流遵循一个蝴蝶形状如FFT的递归算法[5]。冗余被施加在一个2位输入多路转换器，和所提出的对比，其为更细的级别的冗余级别，而我们的系统不需要额外的配置位。

二、蝶形CLB结构

一个CLB主要有一个查表组成，它是基于SRAM以及一些列多路选择器。该SRAM可装载配置逻辑块真值表的位，而多路选择器所需的功能，可根据LUT的输入进行对位的选择。一个4位输入的LUT常规体系结构。LUT输入A、B、C、D组成了4级多路选择器。第一级别由A选择位，低电平有效。第四级别有D选择位，高电平有效。3输入LUT由虚线表示。如果第三级别的2输入多路选择器（Mux2）受SEU影响，整个LUT-3将失效。然而，如果在第二级别发生错误，仍有一半的机会可以屏蔽短暂故障。如果一个Mux2在第一级别发生故障，LUT-3输出仍有3/4的可能输出正确。因此LUT的Mux2没有相同的重要性。这就是传统的LUT结构被称为分级的结构。

事实上，该新型结构后面的想法是通过加倍增加Mux2以打破LUT的层次结构，使得在每一个层级拥有相同的树木。4输入的LUT的新型结构中显示，可以注意到第一层级和第二层级的Mux2连接4个直线的蝶形结构[6]。第二级和第三级的Mux2连接产生两种蝶形结构。在第三级和第四级之间有一个双绞线的蝶形图形。图形的规律性随着LUT输入的增加得到验证。然后，在蝶形结构最后拥有与LUT一样多的数量。因此，投票电路是有必要的，以决定最终LUT的输出。

除了选择电路之外，由蝶形结构所引起的面积开销是2N-1-1，其中N代表LUT的输入数目[7]。我们称之为TMR-Hierarchical triplicated分层设计。后者的开销是3*（2N-1）。所以，蝶形结构开销在N≤5比TMR-Hierarchical少。

三、仿真信号和双容错

在Matlab中模块化一个LUT-3和一个LUT-4，并且分析一个单错误（K=1）和一个双错误（K=2）。仿真结果分别给出了一个单失误和一个双错误。我们可以观察到沿着Mux2不同级别分布着屏蔽。

仿真结果表明，在所有情况下蝶形结构比分层的体系结构拥有更高的屏蔽率。所以，蝶形结构的容错能力或是如在Mux2第一级别一样或是比分层结构更加容错。然而，在蝶形结构中，屏蔽率随着级别的增加而增加。因此，多亏蝶形结构，Mux2中各级对错误更加的强壮。

四、结论和展望

在该文章中，在一个以SRAM为基础叫蝶形的新型结构，此结构可提高容错能力。在文章提出了两种方法：第一通过使用Matlab模型分析蝶形结构和传统结构对单和双错误的屏蔽能力。然后，通过扩大错误分析的范围，使用合成通用设计和使用一个加速平台来插入任何数量同时发生的错误以及计算屏蔽的数目。仿真结果确定了模拟以及使用PBR模型计算了可靠性。蝶形结构证明了比传统结构更加可靠[7]。

参考文献：

[1]崔鹏，陈利光，来金梅，周灏，鲍丽春.一种SEU硬核检测电路的设计与实现[J].计算机工程，2011（20）：252-254.

[2]刘必慰，陈书明，梁斌.一种新型的低功耗SEU加固存储单元[J].半导体学报，2007（5）：755-758.

[3]K. Kyriakoulakos and D. Pnevmatikatos， “A novel SRAM-based FPGA architecture for efficient TMR fault tolerance support，”in Field Programmable Logic and Applications，2009.FPL 2009.International Conference on， 31 2009-sept，2009：193-198.

[4]D.Suzuki，T. Endoh， and T.Hanyu，“TMR-logic-based LUT for quickly wake-up FPGA，”in Circuits and Systems，2008.MWSCAS 2008.51st Midwest Symposium on，aug，2008：326-329.

[5]王宏伟，赵国庆.递归算法的参数设置[J].电波科学学报，2010（6）：1187-1191.

[6]朱冰莲，孔杰. 高效复数蝶形计算单元的FPGA实现[J].电子测量与仪器学报，2005（4）：77-80.

[7]绳伟光.数字集成电路软错误敏感性分析与可靠性优化技术研究[D].哈尔滨工业大学，2009