VHDL语言在数字电路实验中的应用

【摘要】随着电子技术的迅速发展，数字电子技术在实际应用中的重要性逐渐提高，然而传统的数字电路的设计通常采用的是硬件芯片，例如TTL与COMS，由于可编程逻辑器件的出现使得传统的硬件连接法已经不能满足现代数字电路设计的要求。所以本文提出应用VHDL的数字电路设计。这样不仅可以降低硬件带来的设计难度大，不易修改，可维护性差等缺点，也使得应用更加广泛。

【关键词】数字电路;传统方式;VHDL

1.引言

随着计算机以及大规模集成电路应用的普及，电子行业正在迅速的发展。目前采用小中规模的数字电路逻辑设计已经不能满足数字电子技术发展的需要。例如传统的TTL电路或者COMS电路设计任务繁琐，设计效率低，所以迫切的需要我们做出调整，适应社会对数字电子技术发展的要求。伴随着集成电子工艺的发展，新型的逻辑器件也应运而生，到目前为止，市场上的逻辑器件大致可分为三类：第一是标准的逻辑芯片如COMS/TTL等系列芯片;第二是微型计算机芯片和各种微处理器;第三种就是应用规格芯片ASIC，其中ASIC芯片中就有我们接下来介绍的可编程逻辑器件（PLD）[1]。而使用可编程逻辑芯片就必须要求我们掌握编写VHDL语言的技术。这种设计数字电路实验的方法大大克服了传统数字电路设计出现的缺点，更加适应现在社会的发展。

2.传统数字电路设计优缺点

传统的数字电路设计过程大致经过以下几个步骤：一是分析问题画出状态转换图以及状态转换表，二是进行状态化简，三是状态编码，四是写出输入方程、驱动方程以及输出方程，五是画出逻辑电路图，经过这一系列步骤之后，还要在电路板上焊接电路，或者在面包板上拼接电路。传统的设计方法是数字电路设计的基础，它的优点是能够反映了数字电路的基本工作原理，系统内部构成的各个细节也能够很直观的反映出来，各部分之间的联系显而易见。因此，通过对设计的原理图的观察我们可以验证系统的合理性，同时也奠定了数字电路设计的基础。它的缺点是设计步骤复杂，在整个过程中需要用到大量的芯片和连线。而且传统的方法出错率高而且不易修复，在焊接电路板的时候如果不注意就会导致接触不良或者出现某个芯片损坏的情况，这就导致整个电路板都不起作用。

3.PLD器件芯片的出现

PLD又称可编程逻辑器件，PLD芯片上的金属引线和电路都是厂家做好的，但是器件的逻辑功能在出厂时是没有确定的，用户可以根据自己的需要合理的编程设计确定想要的功能。而编程用到的语言就是我们接下来要介绍的VHDL语言。目前PLD器件芯片具有微处理器灵活等优点，芯片的引脚也从一开始的20多个引脚发展到现在的200引脚[2]。可编程逻辑器件的出现从很大程度上使得数字电路设计发生了根本性变革。采用PLD设计电路不再是对电路板设计，而是对芯片设计，使之实现我们预想的功能。一般的PLD的集成度很高，可以满足一般的数字系统的需要。设计人员只需要自己编程到一块PLD上，而不用去供应商那儿买特定功能的芯片。我们可以对芯片内部的逻辑和外部的引脚进行设计。这样就克服了传统方式中对电路板进行焊接所花费的大量时间，克服了工作量大，难以调试等缺点，用户只需要编写适当合理的程序就可以实现预想的功能。如此大大简化了设计步骤，更加适应社会发展的需要。

4.VHDL简介

VHDL语言是一种应用于描述数字系统的功能、结构和接口的语言。VHDL含有许多具有硬件特征的语句而且语言的描述也更类似于一般计算机的高级语言。在编程上简单可行性高。VHDL的程序结构特点是将一项工程设计，或称设计实体。分成外部和内部，在对一个设计实体定义了外部界面后，当其内部开发完成后，其他的设计也能够直接调用这个实体。VHDL系统设计的基本点是将设计实体分成内外部分。VHDL语言之所以能够成为标准化的硬件描述语言并且获得广泛应用，正是因为它本身具有其他硬件描述语言不具有的优点。归纳起来，VHDL语言主要具有以下优点：

（1）VHDL语言设计多样：VHDL语言结构很强大，而且设计方法多样，既支持层次化设计也支持模块化设计，既可以采用自顶向下设计方式，也可以采用自底向上的设计方法。

（2）VHDL语言的设计是针对于芯片而并非器件，传统的硬件拼接的方法针对的是器件，但是VHDL语言是直接对芯片而言的，在设计电路时，用户可以不必考虑所选用的器件。设计者也可以不必考虑系统硬件结构，而进行独立的设计。

（3）VHDL语言可移植性强，对于同一个硬件的VHDL语言来说，它可以从一个工作平台移植到另一个工作平台上。

（4）VHDL语言有非常丰富的库函数和仿真语句，用户可以随时对系统进行仿真。

由此可见传统方式与应用VHDL的区别有以下几点：第一，传统的方法采用自上至下的设计方式，而应用VHDL语言则采用自下至上的设计方法;第二，传统方式采用的是通用的逻辑元器件，系统硬件的后期进行调试和仿真，而应用VHDL语言采用的芯片则是PLD（可编程逻辑器件），系统的设计早期进行调试与仿真;第三，传统的设计方式主要采用电路原理图的方式设计，而本文提出的设计方式主要则以VHDL语言描述为主，从而降低了硬件设计电路的难度。

5.VHDL语言结构及语言设计步骤

VHDL语言结构由library（库）定义区，entity（实体）定义区，architecture（构造体）定义区package（包集合）configuration（配置）组成，其中library，entity和architecture也是一个VHDL语言所必有的。

VHDL语言设计步骤大致可以分为以下三步：第一，分析系统结构并划分模块;第二，输入VHDL语言的代码，编写程序，并且将其编译，在此过程中如果有错误要及时修正;第三，对编译的后的VHDL文件进行仿真。

6.VHDL举例

下面介绍一个简单分频器的例子：

Library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;

entity fenpin is

port（clk，clear：in std_logic;

q：out_std_logic）;

end fenpin;

architecture behave of fenpin is

signal m：interge range 0 to11

begin

p1：process（clear，clk）

begin

if clear =’0’then m<=’0’;

elsif “clk event and clk=’1’”then

if m=11 then m<=’0’;

else m<=m+1;

end if;

end if;

end process p1;

p2：process（m）

begin

if temp<6 then q<=’0’;

else q<=’1’;

end if;

end process p2;

end behave;

由例题可以看出，在设计分频器是可以不用硬件搭连的方式，用VHDL语言进行编程更简单易行。

7.小结

本文针对目前传统数字电路设计中存在的若干弊端，提出用VHDL语言编写适当合理程序来设计数字电路实验的方法，避免了硬件电路中若干繁琐的问题，使得系统简单明了，可维护性强，芯片也可以反复使用。传统的硬件设计方法已不能满足现代电子工业的发展，在数字电路的应用中，VHDL语言必将会被广泛的使用。

参考文献

[1]张有志.可编程逻辑器件PLD原理与应用[M].北京：中国铁道出版社，1996：1-3，91

[2]卢毅，赖杰.VHDL与数字电路设计[M].北京：科学出版社，2002.

作者简介：徐昕（1984―），女，吉林吉林人，日本琦玉大学2010级信息系统工程专业硕士研究生。