基于DRP交织器的Turbo码高码率设计

摘 要： 删余是构造高码率Turbo码的主要方法，删余方案对于Turbo码的性能有重要影响。介绍Turbo码的原理，将DRP交织器和删余方案综合考虑，实现Turbo码的高码率。仿真结果表明，该综合设计具有优异的性能。

关键词： Turbo码；DRP交织器；删余；高码率

中图分类号：TN911.2 文献标识码：A 文章编号：1671－7597（2012）0220049－01

0 引言

Turbo码[1]的出现是信道编码理论和技术上的重大突破，具有逼近Shannon限的性能，各个组成部件是一个有机的整体，它的优异性能是由这个整体表现出来的。对于Turbo码而言，交织器和删余方案都会决定码字的重量分布，进而影响到码的性能。因此，在Turbo码中对交织器和删余方案进行综合设计是很有意义的。本文给出了DRP交织器和删余综合设计的方案以及相应的实现算法。仿真结果表明，该综合设计方案性能优异。

1 DRP交织器（Dithered Relative Prime交织器）

Dithered Relative Prime交织器（DRP交织器）[2]其思想是输入数据 长度为N，用m个长度为R的小交织器对每m个数据进行交织，其中N＝m×R，用矢量r来定义小交织器，对输出数据 进行线性同余交织，定义如下：

N为交织深度，v为起始序号，常取0值，k为 附近奇数且

这时的交织深度为N。然后再对输出的数据 采用n个长度为W的小交织器对每n个数据进行交织，其中N＝n×W，用矢量w来定义小交织器。

如下：

[X]表示小于等于x的最大整数，x mod y表示x除y的余数。

2 删余方案

删余方案在高码率Turbo码中起着重要的作用。本文将文献[3]改进并用于与DRP交织器结合的传统的Turbo码。算法用树状表示，算法如下：

① 第一级，树中只有一个删余模式，码率为 ， 为校验行的行数，对于本文编码器，有R=1/3。显然，所有的校验位都没删除。

② 第j（j≥1）级的每个节点，删除一位得到下一节点。删余方案中删除比特位的选择，应使收敛阈值最好。由于外信息传输函数分析的有限性，删除比特位可能有多种选择。这时码率增加到 ，T为删余周期，j为一个删余周期中删掉的比特数，j=1，2，…， 。

③ 如果码率满足要求，停止搜索，选择有最好阈值的删余方案。否则，返回②，树增加一级。

取本文 =2，周期T=3为例，删余树如图1：

树中第一行为系统位不进行删除，只对后两行校验位进行删除。“0”表示码字中对应位置上的比特将被删除，即不被发送到信道，在译码端插入一个无关的符号（删除符号）代替这个被删除的比特；“1”表示对应位置上的比特将被保留在码字中，并被送往信道。每个矩阵是一种删余方案。码率的值域构成的集合为{(1/3),(3/8),(3

/7),(3/6),(3/5),(3/4),(3/3)}，当R=1/3时，码字中所有比特都被保留；当R=3/3时，码字中所有的校验比特都将被删除。

码率R=3/8的删余方案有6个：

这些删余矩阵对Turbo码的性能影响存在差异，当与DRP交织器结合时，经过搜索，得到图2中的方案，它们有较好的收敛阈值，性能也应该相似。

3 性能仿真

图中曲线是Turbo Code的比特误码率与信噪比的关系。每条曲线仿真条件都一样，只是所用删余方案不同。文章在AWGN环境下，N为1024，两个子编码器的生成矩阵为

的调制方式、LOG-MAP的译码算法，进行6次迭代。其中RP交织器的v＝537，k＝157。DRP的v＝537，k＝391，R＝W＝8，矢量r=[5 6 1 2 7 4 3 0]，矢量w=[7 1 4 5 0 3 2 6]。

图2中DRP的Turbo码随着码率的提高，曲线上升，码性能逐渐损失，但幅度不大；码率为3/8的两种删余方案性能相当。图3取周期T=2，当R=1/2时，由好的删余方案[11,10,01]与不好的删余方案[11,00,11]和[11,11,00]进行比较。可看出与好的删余方案结合时，在信噪比为2dB时的误比特率小于10-7，还没错误平层迹象，而其余两种在10-1时已有错误平层出现。

图4和图5是分组交织器，线性同余交织器和DRP交织器未删余与用[11,10,01]删余后R=1/2的性能比较。由图可见，删余后的和未删余的性能相差不大。文献[4]中指出对于高码率的Turbo码，线性同余交织器和分组交织器是奇偶交织器，当把码率从1/3 提高到1/2后，不会出现由于校验信息不均匀分布而损失性能的情况。而DRP交织器不是奇偶交织器，由图可见性能损失的也不大，因此这种删余方案对DRP也是一种好的方案，与图4对应。

4 结束语

本文将DRP交织器和删余方案综合设计进行了研究，给出了DRP交织器的实现算法，并对性能进行了仿真验证。结果表明，DRP和删余方案综合设计可以获得优异的性能。

参考文献：

[1]C.Berrou,et al.,“Near Shannon limit error-correcting coding and decoding:turbo codes”,Proc.of ICC'93,pp1064-1070.

[2]CROZIER S,UINAND P.High-performance low-memory interleaver banks for turbo-codes[A].Vehicular Technology Conference,IEEE VTS 54th[C].2001:2394-2398.

[3]Wei Zhang, Daniel.On the design of high rate multiple Turbo codes.ISIT 2006,Seattle,USA,July9-14,2006.

[4]史治平、靳蕃，高码率Turbo码中确定织器的设计[J].西南交通大学学报，2002.

作者简介：

郑丽敏（1983-），女，河南省郑州人，研究方向：通信工程。