时间：2022-05-21 05:11:59
摘要：本文通过使用Matlab的Simulink工具，对流水线ADC进行系统建模，同时考虑了主要电路的非理想特性对ADC性能的影响，进行模拟仿真。基于这种思想，可以有针对性地确定相关模块参数和系统结构。最后，在考虑了噪声和非理性特性后，给出了一个10位分辨率，60M赫兹采样速度，由1.5位/级构成的流水线模数转换器的仿真结果。
关键词：Simulink；流水线ADC；系统建模
中图分类号：TP335文献标识码：A文章编号：1007-9599 (2011) 03-0000-02
Matlab Modeling and Simulation on Pipelined ADC
Zhang Xiaobin1,Zhou Xiaoming2,Li Shuairen1
(1.South China University of Electronic and Information Engineering,Guangzhou10641,China;2.Institute of Physics,South China University,Guangzhou510641,China)
Abstract:By using the Simulink tool in Matlab,a system model of the pipeline ADC is built,and then the model is simulated in considering the non-ideal characteristics of the main circuits which can affect the ADC performance.Based on this idea,the system structure and module parameters can be targeted to define.Finally,in considering the non-ideal characteristics and noise,the simulation results of a 10-bit resolution,60MHz sampling rate,1.5 bit/stage pipelined ADC is shown in this paper.
Keywords:Simulink;Pipelined ADC;System model
在通讯系统、视频设备及多媒体技术中需要分辨率高速度快的ADC，流水线结构的ADC恰好迎合了这种需求。现代的电子电路设计过程越来越复杂，一套行之有效开发周期短的设计方法很有必要。通过对系统进行建模，加入非理想特性对系统的影响，可以提高设计效率，可以对各模块的性能和限制有清晰地了解，从而设计者可以确定各模块的性能参数，减少设计的盲目性。
对ADC系统的建模有多种方法，可以使用高级语言如C语言，硬件描述语言VHDL-A、Verilog-A等。这些方法中，使用Matlab的Simulink工具有明显的优势[1]，这种建模方法简单直观，可以方便地观察输入输出信号波形，仿真数据可以进行方便地处理。
本文通过考虑主要模块的非理性特性，对10位分辨率，60M采样速率的流水线ADC进行建模仿真。流水线ADC主要分为采样保持电路（S/H），增益数模转换电路（MDAC），子模数转换电路（ADC）和数字纠正电路等。
一、流水线ADC的结构
流水线模数转换器的基本结构[2]如图1所示，对于本设计，分辨率为10位的ADC可分为9个单元级，前8个单元级各产生1.5位数字输出，最后一级产生2位数字输出。所包含的电路有采样保持电路、低精度子模数转换电路、子数模转换电路、余量产生和倍增电路、延迟电路及数字校正电路。同时又将前一级的子数模转换电路和后一级的余量产生倍增电路和采样保持电路合并在一起，称为增益数模转换器（MDAC）。这样整个流水线只有三种模块，即第一级采样保持电路、子模数转换电路和MDAC。
二、误差分析
影响流水线ADC性能的主要电路是采样持电路、子模数转换电路和MDAC电路。具体体现在运算放大器、比较器及采样开关等重要电路的性能对ADC的影响。
（一）采样保持电路
采样保持电路是模数转换器中的关键模块[3]，它的性能及限制跟具体的结构有很大关系，本设计中采用的是电容翻转式结构。采样保持电路具体由采样开关、采样电容和运算放大器组成。因此它的性能及限制也由这三部分电路决定。其中运算放大器的性能处于主要影响的地位。运算放大器的参数包括直流增益A、单位增益带宽、压摆率SR、建立时间和寄生电容等。
当采样保持电路处于保持阶段时，它的输出电压与输入电压的函数关系如下：
（1）
则可得
（2）
在本设计中，由于采用的是电容翻转式采样保持电路，因此有：
（3）
其中 为运放输入寄生电容，由于运放寄生电容的存在使得输出电压略小于输入电压。由式2可得，运放的输出与输入不是理想中的线性关系，而是存在一定程度的失真，即运放对不同输入电压的增益也略有不同。为了使运放的这一误差不影响后级电路的处理，运放的增益有一最小值。对于10位分辨率的ADC，要求运放的A 75dB。
在运放的建立时间过程，分为大信号过程和小信号过程，小信号建立过程跟运放的单位增益带宽 有关，而大信号建立过程跟运放的压摆率SR有关，对于单极点的运放[4]，小信号建立时输出与输入的关系式
（4）
大信号建立过程时有：
（5）
位建立时间， 为-3dB带宽，可见运放的有限建立时间会会引入非线性误差，此误差会随着输出增大而变大，大输出为最大时有最大误差值。
采样保持电路中采样开关也会引入非理想特性，由于此处开关是由高频时钟驱动的，本设计中时钟频率为60M，开关的电荷注入和时钟馈通效应会给输出电压带来误差，电荷注入如图2所示：
图2
时钟为高电平时，沟道中的电荷为：
（6）
其中W，L， 分别为晶体管的沟道宽度，长度和栅单位面积电容。当时钟跳变为低电平时，由于栅极电压变化极快，MOS管的电流无法在瞬间泄放沟道内的电荷，MOS管迅速关闭，电荷向两端平均注入，由注入的电荷引起的误差为：
（7）
时钟馈通也会引起误差，当采样开关被关断时，时钟信号通过栅漏电容耦合到采样电容上，这个误差值为：
（8）
其中 为MOS管的交叠电容，这个误差表现为固定的失调。值得注意的是，在电路设计时，电荷注入和时钟馈通引起的误差可以通过全差分结构及底极板采样方法进行有效控制。
采样保持电路中的噪声主要由运放和采样开关引起的。运放的噪声主要包括热噪声和1/f噪声[5]，其中1/f噪声跟频率成反比，频率越高其影响越小，通常忽略它的影响，主要考虑热噪声，其均方根输入噪声电压可表示为：
（9）
同时采样开关也贡献噪声，假设开关导通电阻为Ron，电容为 ，则开关热噪声的功耗可表示为：
（10）
考虑运放、采样开关等模块的非理想特性后，对采样保持电路所建模型如图3所示
由于采用的全差分结构，因此有两个输入和两个输出，其中利用模块operr来模拟运放所引入的噪声和误差，由swerr模块来模拟采样开关引入的误差，采样电路的输入信号和输出波形如图4所示
（二）MDAC电路和子ADC
MDAC电路由子DAC、采样保持电路和余量产生及放大电路组成，此处的采样保持电路的要求没有输入采样保持电路那么高，精度和误差等要求都比较低。对于1.5位/级的电路，子DAC相当于一个两电位的电平选择器，子ADC则为一个两比较电平的比较器。MDAC的误差包括运放的误差、开关噪声和电容不匹配等，相对于输入级采样保持电路中的运放误差和开关噪声，此处对这些误差的要求也更低。子ADC的误差主要是比较电平的偏移[6]，但是采用1.5位/级结构后，可以允许比较电平有一定的偏差，降低了比较器电路的设计难度。建模电路如图5所示
三、整体电路及仿真结果
对于本设计，10位分辨率，采用1.5位/级结构的流水线ADC共分为9级，前8级每级为1.5位一级，有0.5位的冗余位，最后一级为2位的Flash型ADC。加入数字纠错电路后，整体电路如图6所示
加入输入信号进行仿真，得到的结果如图7所示
此图中，从上到下的顺序，第一个波形是输入信号，第二个波形是输出数字码的最高位，依次而下，最下面的波形是最低位。
利用MATLAB对数据文件进行处理，得到图8所示的频谱图。所加的信号频率为10MHz，采样速率为60MHz，最后得到信噪失真比为58.46dB。
四、结论
本文在首先分析各电路模块的非理想特性后，结合Matlab中的Simulink工具对流水线ADC进行建模仿真，根据各电路模块的误差和仿真结果确定模块参数和系统结构，减少了设计的盲目性，加快了设计的进程。
参考文献：
[1]Erkan Bilhan,Pedro C.Behavioral model of pipeline ADC by using simulink,2001 SSMSD Dig.Tech.Papers,146-151
[2]李建.低压低功耗流水线型模数转换器的结构研究与实现.复旦大学博士论文,2008
[3]郑宇.流水线模数转换器行为建模与数字校准算法研究.电子科大硕士论文,2010
[4]Behzad Razavi.Design of analog CMOS integrated circuits International Edition,2001,3:100-110
[5]Allen P.E,Holberg D.R.CMOS analog circuits design.Beijing.Electronic industry press,2002:230-250
[6]Sumanen L.CMOS dynamic comparators for pipeline A/D converters.Symposium on circuits and systems,2002:157-158
[作者简介]
张小斌，男，硕士研究生，主要研究方向流水线模数转换器的设计。
周晓明，男，教授，华南理工大学物理学院。
李帅人，男，硕士研究生，华南理工大学电子与信息学院。
课题来源：国家自然科学基金No.60971052